时序逻辑电路任一时间的输出状况不只取决于其时的输入信号，还与电路正本的状况有关，即时序逻辑电路具有“回想”的功用。因此刻序逻辑电路中有必要富含回想才干的存储器材，最常用的是触发器。

通常说来，时序逻辑电路由两有些构成：一有些是组合逻辑电路，由逻辑门电路构成；另一有些是触发器电路，由触发器构成，具有贮存功用。关于简略的时序逻辑电路能够没有组合逻辑电路，但不能没有触发器电路，触发器元件是时序逻辑电路的底子元件。时序逻辑电路的构造框图如图1所示。

图1 时序逻辑电路的构造框图

图中，X1,…，Xi标明输入信号；Y1，…Yj标明输出信号；D1,…，Dm标明触发器电路的输入信号；Q1，…，Qk标明触发器电路的输出信号；CP标明时钟脉冲。触发器是在时钟信号的操控下动作。这些信号之间的逻辑联络可用下列3个方程组来描写，即

(1)

(2)

(3)

式(1)是各触发器的输入方程，称为时序逻辑电路的驱动方程，式(2)是各触发器的输出方程，称为时序逻辑电路的状况方程，式(3)称为时序逻辑电路的输出方程。其间，Q1n，…，Qkn标明各触发器的原态，Q1n+1，…，Qkn+1标明各触发器的次态。

上一篇：电路构成_电路的底子构成

下一篇：电路模块和电源模块有啥差异