下面以图1所示的二极管ROM存储器电路阐明ROM的作业原理。

图1 ROM的作业原理

由图1可知，该二极管ROM包含两个首要有些：由二极管构成的地址译码器和存储矩阵。

（1）地址译码器

地址译码器是由二极管与门电路构成，包含两个地址代码输入端A0、A1，4个地址输出端W0、W1、W2和W3，每个地址输出端和两个地址代码输入端之间是与逻辑运算联络，如图2所示。

图2 二极管ROM电路

由图1可以得出，地址译码器输出的4个地址与两位地址代码之间的逻辑表达式为

(1)

由式（1）可知，地址译码用具有以下特征。

①当输入地址代码A1A0别离为00、01、十、11时，字线W0、W1、W2、W3别离为“1”，即不论A1A0为何种取值时，4条字线中只能有一条为高电平。

②ROM地址译码器的地址输出与其它地址代码输入的悉数最小项对应，即地址译码器的输出地址个数等于地址代码的最小项数目，并且逐一对应。如两个地址代码A1和A0的悉数最小项为、A0、A1和A1A0，共4个。因而地址译码器的输出地址也有4个，并逐一对应，如图2所示。

（2）存储矩阵

由图3可知，该电路的存储矩阵是由二极管或门电路构成。字线W0～W3是输入，位线D0～D3是输出。输入与输出之间契合或逻辑运算，如图3所示。

图3 输出与输入之间契合逻辑联络

由图1可以得出以下输出逻辑式：

(2)

由图3可知，ROM存储矩阵中存储的数据是依据纷歧样需求，在方案和制造时现已彻底断定，不能改动。并且信息存入后，即便断开电源，所存的信息也不会不见。

由式（1）和式（2）可以得出，图7-4所示ROM存储器内容及其与地址代码的对应联络列于表1中。

综上所述，图3所示ROM电路中，地址译码器是一个与逻辑阵列，存储矩阵是一个或逻辑阵列。图3可以画成如图4所示的简化电路。有二极管的存储单元用一个黑点标明。这么，就使ROM地址译码器和存储矩阵之间的逻辑联络表达得十分简捷和直观。

图4 图1的简化画法

上一篇：发作触电事端的首要要素

下一篇：反响拓宽电路的通常表达式