⑴TTL与非门输出端并联后出现的疑问

在实习运用与非门时，某些场合期望能将多个门的输出端连在同一根导线上。在数字体系中，称公共导线为总线（BUS）,为传输各门信息的公共通道。可是关于推拉输出的TTL与非门，当各个门的输出不是一样的逻辑状况时不能这么运用。有两个推拉输出的TTL与非门，若在一个门输出为高电平（即该门关门），另一个门输出为低电平（即该门开门）时，

图1 两个TTL与非门输出端直接相连的差错接法

将两个门的输出端并联成图1所示电路。由于在具有推拉式输出级的电路中，不论输出是高电平仍是低电平，输出电阻都很小，输出端并接后将有很大的电流i一同流过两个门的输出级，该电流远远逾越了与非门的正常作业电流，足以使V3、V4 过载而损坏，更为严峻的是并联后的输出电压既非逻辑1亦非逻辑0，这种不断定状况是不容许出现的。因而，推拉输出的TTL与非门输出端是不容许并联运用的。

⑵集电极开路的与非门构造和符号

避开低阻通路，把输出级改为集电极开路的构造就能够处理推拉输出的TTL与非门的输出不容许接至同一总线上的疑问。如图2（a）所示，这种门称为集电极开路的与非门（OC门）。它与推拉输出的与非门的区别是用外接电阻RC替代R4、V3、VD3，电源VC与VCC能够不是同一个。这种门电路在作业时需求外接负载电阻和电源。只需电阻的阻值和电源电压的数值挑选妥当，就能够做到既保证输出的高、低电平契合恳求，输出端三极管的负载电流又不过大。

图2 TTL开路门 （a）电路构造；（b）符号 。

当几个OC门的输出端相连时，一般可共用一个电阻RC和电源VC，如图3(a)、（b）别离给出它们的符号和电路构造。

图3 OC门的线与联接 图4 OC门上拉电阻的核算

图3中Y1输出高电平，Y2输出低电往常，负载电流一样会经过RC流向Y2的输出管V4。但能够把外接电阻RC选得满足大，使得电流很小，保证Y1的输出管能牢靠饱满，输出Y为低电平。当然RC也不能过大，不然会下降OC门的输出高电平。图4中，当相连的OC门中最稀有一个输出为低电往常，总输出为低电平；当两个OC门的输出都为高电往常，则总输出为高电平。可见它能完毕输出端相“与”的功用。输出

这种靠线的联接构成与功用的办法称为“线与”。同理，也能够制成集电极开路或门，集电极开路非门等等。只需是集电极开路，都容许接成线与办法，但运用时必定要留神外接电阻。

图5（b）是OC门的逻辑符号，是在一般门符号输出端的框内加上“◇”.◇标明开路输出，下划线标明输出晶体管导通时出现低电平的逻辑0；截止时则为高阻状况，欲使其出现高电平的逻辑1则要接上拉电阻，外接电阻RC即为上拉电阻。别的，假定在◇上加的是上划线则标明输出晶体管导通时出现高电平的逻辑1；截止时则为高阻状况，欲使其出现低电平的逻辑0则要接下拉电阻，发射极开路输出即为此种状况。假定◇基地有一横线，并且有下划线（或上划线），则标明输出端内部具有上拉电阻（或下拉电阻），称为无源上拉（或无源下拉）。

⑶外接电阻RC阻值的挑选办法

OC门外接电阻RC的巨细取决于并联在一同的输出端数，所接电阻数以及逻辑状况。在图2–27电路中，假定将n个OC门输出端并联运用。负载是m个TTL与非门，每个门各有n个输入端。当悉数OC门截止时，输出为高电平。为保证高电平不低于规矩的VOH值，显着RC不能选得过大。据此便可列出核算RC最大值为

式中，VC是外接电源电压；IOH是每个OC门输出三极管截止时的漏电流；IIH是负载每个输入端的高电平输入电流。

同理，当OC门导通时，输出为低电平。这时外接电阻RC中的电流和每个负载门输入端的低电平电流IIL将流入导通的OC门。思考最晦气的状况，即仅有一个OC门导通时，悉数电流都流入这个导通的OC门。因而，外接电阻RC的值又不能选得太小，以保证流入仅有的一个导通OC门得电流不逾越最大容许电流IOL（max），输出低电平不高于规矩的VOL值。所以，外接电阻RC的最小值为

综上剖析，终究选定的外接电阻RC值应介于RC(max)和RC(min)之间。即

集电极开路门的外接电源VC的值能够在不逾越V4的击穿电压计划内安闲挑选。因而，这种构造适宜适制造驱动高电压、大电流的门电路。这种门电路称为驱动器。

OC门除了具有线与的功用外，还常用于一些专门场合，如数据传输总线、电平改换及对电理性元件的驱动等。下图给出用其完毕电平改换的比方。

图5 用OC门完毕电平改换

上一篇：74125的逻辑符号

下一篇：二极管的小信号模型