存放器是一种存储二进制数码的时序电路组件，它具有接纳和存放二进制数码的逻辑功用。一个触发器能够存储1位二进制数，那么用n个触发器就能够存储n位二进制数码。

图1（a）所示是由D触发器构成的4位集成存放器74LS175的逻辑电路，其图形符号如图1（b）所示。

由图1（a）可知，存放器74LS175由4个降低沿触发的边际D触发器构成，4个D触发器遭到同一个时钟脉冲CP的操控，时钟脉冲CP的操控，时钟脉冲CP通过一个非门抵达各触发器的时钟脉冲操控端，因而4个D触发器都在时钟脉冲CP的上升沿触发。D0～D3为数据输入端，Q0～Q3为数据输出端，为清零操控端。

图1(a) 逻辑图	图1(b) 图形符号

将需求存储的4位二进制数码送到数据输入端D0～D3，当CP端送入一个时钟脉冲，在CP脉冲的上升沿效果后，数据输入端的4位二进制数码将一同出如今4个触发器的输出端Q0～Q3。这种数据一同输入到存放器的数据输入端，而且触发器中的数据一同出如今数据输出端的办法，叫做并行输入并行输出办法。当在清零端输入一个低电平则将各触发器的输出端都清零。表1所示为74LS175的逻辑功用。

上一篇：cmos门电路的特征_CMOS门电路的作业原理及特性

下一篇：志向变压器的阻抗改换性质