2．逻辑电路图如图(a)所示.

图 8421BCD码异步十进制加法计数器(a)逻辑图(b)波形图

3．作业原理

FF0和FF2为T′触发器。
计划数器从Q3Q2Q1Q0＝0000状况开端计数。
这时J1==1，FF1也为T′触发器。因而，输入前8个计数脉冲时，计数器按异步二进制加法计数规矩计数。在输入第7个计数脉冲时，计数器的状况为Q3Q2Q1Q0＝0111。这时， J3＝Q2Q1＝1、 K3＝1。
输入第8个计数脉冲时，FF0由1状况翻到0状况，Q0输出的负跃变，一方面使FF3由0状况翻到1状况；与此一同，Q0输出的负跃变也使FF1由1状况翻到0状况，FF2也随之翻到0状况。这时计数器的状况为Q3Q2Q1Q0＝十00， =0使J1==0。因而，在Q3＝1时，FF1只能坚持在0状况，不或许再次翻转。
输入第9个计数脉冲时，计数器的状况为Q3Q2Q1Q0＝十01。这时，J3＝0、K3＝1。
输入第十个计数脉冲时，计数器从十01状况回来到初始的0000状况，电路然后跳过了十十～1111六个状况，完毕了十进制计数，一同Q3端输出一个负跃变的进位信号。

4．作业波形。如图(b)所示。

上一篇：关于纷歧样类型的集成运放运用电路，怎么求其输出量与输入量之间的

下一篇：两级直接耦合拓宽电路