2、状况改换图
为了愈加形象地闪现时序逻辑电路的逻辑功用,还能够将状况改换表的内容以图形的办法体现出来,构成状况改换图。图2是图1所示电路的状况改换图。
图2 图1电路的状况改换图 |
在状况改换图中,以圆圈标明电路的各个状况,箭头标明状况改换的方向。在箭头周围注明状况改换前的输入变量取值和输出值。通常将输入变量的取值写在斜线的上方,将输出值写在斜线的下方。在状况改换图周围要标出图例,以阐明电路状况中各触发器的摆放次第和输入变量取值与输出值的摆放次第。假定电路中没有输入变量,则在状况改换图中省掉输入变量取值的标明,如图2所示。
3、时序图
除了用状况改换图形象地标明时序电路的逻辑功用外,还能够用时序图的办法直观地标明电路的逻辑功用。时序图是在时钟脉冲序列效果下,电路状况、输出状况随时刻改动的波形图。它与用实验办法查询到的时序逻辑电路的各触发器的输出与时序逻辑电路的输出端的波形图相同。图3所示为图2所示电路的时序图。
图3 图1电路的时序图 |
第五步:逻辑功用剖析。
由状况图可知:该电路总共有7个状况,即000、001、0十、011、十0、十1、1十,在时钟脉冲效果下,依照加1规矩循环改动,所以该时序逻辑电路对时钟脉冲信号有计数功用。一同,每通过7个脉冲输出端Y输出一个高电平,所以这是一个七进制计数器,Y端的输出即是进位脉冲。
例1 试剖析图4所示的时序逻辑电路
图4 例1的逻辑电路图 |
解:由于图中的两个触发器都接至同一个时钟脉冲源CP,所以图4所示为同步时序逻辑电路,各触发器的时钟方程能够不写。
(1)写出输出方程:
(4) |
(2)写出驱动方程:
(5) |
(3)写出JK触发器的特性方程,然后将各驱动方程代入JK触发器的特性方程,得各触发器的次态方程:
(6) |
(4)作状况改换表及状况图
由于输入操控信号X既能够取1也能够取0,所以分两种状况列状况改换表和画图状况图。
①当X=0时,将X=0代入输出方程(4)和触发器的次态方程(6),则输入方程简化为
触发器的次态方程简化为
设电路的初态为Q1nQ0n=00,一次代入上述触发器的次态方程和输出方程中进行核算,得到电路的状况改换表,如表3所示。
依据表3所示的状况改换表,可得状况改换图如图5所示。
表3 X=0时的状况表 |
Q1n | Q4n | Q1n+1 | Q4n+1 | Z |
0 | 0 | 0 | 1 | 0 |
0 | 1 | 1 | 0 | 0 |
1 | 0 | 0 | 0 | 1 |
1 | 1 | 0 | 0 | 0 |
图5 X=0时的状况改换图 |
② 当X=1时,输出方程简化为
触发器的次态方程简化为
核算可得电路的状况改换表如表4所示,状况改换图如图6所示。
表3 X=0时的状况表 |
Q1n | Q4n | Q1n+1 | Q4n+1 | Z |
0 | 0 | 1 | 0 | 1 |
1 | 0 | 0 | 1 | 0 |
0 | 1 | 0 | 0 | 0 |
1 | 1 | 0 | 0 | 0 |
图6 X=1时的状况改换图 |
将图5和图6兼并起来,即是电路无缺的状况改换图,如图7所示。
图7 例1无缺的状况改换图 |
(5)画时序图,如图8所示。
图8 例1电路的时序波形图 |
(6)逻辑功用剖析。
该电路总共有3个状况,即00、01、十.当X=0时,依照加1规矩从00→01→十→00循环改动,并每逢改换为十状况(最大数)时,输出Z=1。当X=1时,依照减1规矩从十→01→00→十循环改动,并每逢改换为00状况(最小数)时,输出Z=1。所以该电路是一个可控的三进制计数器,当X=0时,作加法计数,Z是进位信号;当X=1时,作减法计数,Z是借位信号。
上一篇:PN结的电容效应——势垒电容
下一篇:LM384的原理电路