要跋涉TTL门电路的作业速度，有必要对电路加以改善。显着，影响门电路开关速度的一个首要要素是晶体管丰满与截止彼此改换的时刻。为减小这一时刻，可选用以下办法。

① 减轻晶体管的丰满深度，乃至使输出级晶体管不丰满；

② 设法使晶体管基区的存储电荷从速丢失。

图 STTL与非门

由此动身，咱们计划了抗丰满TTL与非门，如左图所示。它与典型TTL与非门比照有两点改善。榜首，用带肖特基势垒二极管（SBD）的三极管来替代典型TTL与非门中悉数或许在丰满状况下作业的晶体管 、 、 和 ；第二，添加了一个由晶体管 、电阻 和 构成的有源泄放电路来替代典型TTL与非门中 的发射极电阻 。它们的效果分述如下。

1． SBD三极管的效果。

SBD三极管的等效电路如右图所示，它是由SBD跨接在三极管基极和集电极之间所得到的一种三极管。SBD正向压降比通常硅二极管小，仅有0.3~0.4V。当三极管截止、拓展或刚进入丰满时，SBD均反偏截止，输入电流悉数流入基极构成 。SBD的接入不会影响三级管的翻开时刻。跟着三极管丰满，集电结变为正偏。当 0.3V时，SBD导通，因为三极管仅在浅丰满状况下作业，然后削减了电荷存储的时刻。

2． 有源泄放电路的效果

u 加快 管由截止到导通的进程 在STTL电路中，当输入电压由低电平变为高电

往常， 由截止转为导通。因为 、 的存在，使 ＞ ，故 将先于 导通。此刻，因为 没有导通，故 射极电流的绝大大都都写入 的基极。由此阐明，有源负载的引入加立刻 的到经进程。

u 加快 管由导通导截止的改换进程 在STTL电路中，当输入电压由高电平变为

低电往常， 截止， 和 也将随之截止。但因为 的基极和集电极别离经过 和 接至 基极，故在 基区存储电荷耗费结束之前， 发射结仍为正偏，因而 仍处于导通状况，又因 的基极无泄放电阻，所以 必定比 晚一些截止。所以 基区中的存储电荷可经过导通的 进行泄放。而在典型的TTL与非门中， 基区中的存储电荷只能经过 泄放，显着STTL的 基区电荷的泄放要比典型TTL电路快得多，然后加立刻 的截止进程。

在STTL门电路的根底上，又相继研宣告低功耗肖特基箝位TTL（简称LSTTL）电路和功用更为优异的抢先的肖特基箝位TTL（简称ASTTL/ALSTTL）电路。（有喜欢可查阅有关的器材手册）

TTL集成门电路除与非门外，还有与门、非门、或门、或非门、与或非门、异或门等。此外，还有为跋涉驱动才干而计划的驱动器（也称功率门），以及首要起隔绝效果的缓冲门等电路，都不再逐个议论。

上一篇：主从RS触发器动作特征

下一篇：几种多见的拓展电路原理图解