用 CPLD计划所构成的CPI接口体系具有简练、牢靠等利益，是一种行之有用的计划路径。许多技能杂志和网站上，都有不少用CPLD计划PCI惯例传输体系的文章。但用这些办法在MzxPlusII、Fundition等环境下进行仿照仿真时，其发作的时序一般与PCI标准有很大收支。尽管 Altera 等公司推出PCI核可以直接运用，但这么的内核占用CPLD本钱较多，且能适配的器材品种少，一同报价也高，在实习计划运用中有很大的绑缚性。因而，运用通用型CPLD器材计划简练型PCI接口有很大的实习意义。在Compact接口的CPLD计划中，笔者依据PCI总线传输时序来进行状况组织造，并运用 VHDL言语进行功用仿照和守时剖析，然后抵达了预期意图。用该办法计划的CPLD-PCI接口既可支撑PCI惯例传输，也可支撑PCI猝发传输，而且在体系编程和下载器材方面，作用也都极好。

PCI总线传输时序剖析
PCI 总线传输起码需求40多条信号线，包含数据/地址线、接口操控线、裁定、总线指令及体系线等。每次数据传输均由一个地址脉冲和一个或几个数据脉冲构成。一次传输一个地址和一个数据的称为惯例传输；一次传输一个地址和一批数据的称为猝发传输。常用的操控信号有：帧同步信号FRAME、主设备预备好信号 IRDY、从设备预备好信号TRDY、从设备选通讯号DEVSEL、指令/字节信号C/BE等。

剖析PCI总线的传输时序，可以看出，PCI总线传输有以下几个显着特征：

（1）每次数据传输时首要传出地址和指令字，从设备一般可从地址接连定是不是对本机的拜访，并判定拜访的首地址；而从设备则从指令字中辨认该拜访是读操作仍是写操作；

（2）读写拜访只需在信号IRDY、TRDY、DEVSEL都为低状况时才干进行；

（3）猝发传输一般需求经过逻辑来完毕地址的主动递加；

（4）主从设备中任一方没有预备好，操作中都需求可致使使等候状况刺进的活动；

（5）系一同般在帧同步信号FRAME的降低沿诱发数据传输，而在上升沿指明只需一个数据或只剩下一个数据；

（6）读操作比写操作多一个基地预备进程。

上一篇：共射极拓宽电路

下一篇：同步时序电路的计划进程