组合逻辑电路发作竞赛冒险的要素
首要来剖析下图所示电路的作业状况,能够树立竞赛冒险的概念。
在图中,与门G2的输入是A和两个互补信号。因为G1的推延,的降低沿要滞后于A的上升沿,因而在很短的时刻隔绝内,G2的两个输入端都会呈现高电平,致使它的输出呈现一个高电平窄脉冲(它是按逻辑方案恳求不该呈现的搅扰脉冲),见图中的波形有些所示。与门G2的2个输入信号别离由G1和A端两个途径在纷歧样的时刻抵达的景象,一般称为竞赛,由此而发作输出搅扰脉冲的景象称为冒险。
下面进一步剖析组合逻辑电路发作竞赛冒险的要素。
设有一个逻辑电路如上图所示,其作业波形如下图所示。它的输出逻辑表达式为。由此式可知,当A和B都为1时,L=1,与C的状况无关。可是,由波形图能够看出,在C由1变0时,C由0变1有一推延时刻,在这个时刻隔绝内,G2和G3的输出AC和一同为0,而使输出呈现一负跳变的窄脉冲,即冒险景象。这是发作竞赛冒险的要素之一,别的要素这儿不作胪陈。
由以上剖析可知,当电路中存在由反相器发作的互补信号,且在互补信号的状况发作改动时或许呈现冒险景象。
上一篇:TTL与非门电路构造与作业原理
相关推荐