同步时序电路的剖析
时序电路的计划是剖析办法的逆进程,是依据给定的状况图或经过对计划恳求的剖析得到的状况图,计划出时序电路的进程。时序逻辑电路可分为同步和异步,可是选用传统的时序电路的计划办法时,即即是同步时序电路的计划也需求7步,要进行凌乱的核算来求状况方程、驱动方程,既繁琐又简略犯错;对异步计划就更为凌乱了。运用改换体系的特征和性质,提出一种新的时序电路的计划办法。
(1) 依据给定的时序电路,写出每个触发器的输入鼓动方程;
(2) 依据电路,写出时序电路的输出方程;
(3) 由鼓动方程和触发器的特征方程,写出触发器的下一状况方程;
(4) 由触发器的状况方程和时序电路的输出方程,作为电路的状况搬运表和状况搬运图,并进一步剖析电路的逻辑功用。
上一篇:功率因数低的要素是啥
下一篇:集成逻辑电路正、负逻辑极性
相关推荐
最新更新
推荐阅读
猜你喜欢
电工推荐
![电工技术基础_电工基础知识_电工之家-电工学习网](/skin/images/guanzhu.jpg)