同步时序电路的通常框图
同步时序电路。一种新的时序电路的方案理论与办法,结束了同步、异步电路的方案进程的一同。该办法的特征是直接从时序电路的状况改换图(STD)取得触发器的鼓动条件和时钟脉冲;方案原理简略,易于了解,使方案更直观了解,比传统办法简练、便当,避免了对状况方程、驱动方程的凌乱核算;该方案办法进程能够选用程序结束,结束了时序电路方案的程序化、自动化。
上一篇:组合逻辑电路的特征和原理
下一篇:共集拓宽电路静态剖析
相关推荐
最新更新
推荐阅读
猜你喜欢
电工推荐
![电工技术基础_电工基础知识_电工之家-电工学习网](/skin/images/guanzhu.jpg)