数字信号处理芯片（DSP） 具有高功用的CPU（时钟功用跨过十0MHZ）和高速抢先外围设备，经过CMOS处理技能，DSP芯片的功耗越来越低。这些无量的跋涉添加了DSP电路板方案的杂乱性，而且同简略的数字电路方案比照照，面对更多类似的疑问。

　　以下是DSP硬件方案的一些留神机项，谨供参看。

　　时钟电路挑选准则

　　1，体系中恳求多个纷歧样频率的时钟信号时，首选可编程时钟芯片;

　　2，单一时钟信号时，挑选晶体时钟电路;

　　3，多个同频时钟信号时，挑选晶振;

　　4，尽量运用DSP片内的PLL，下降片外时钟频率，跋涉体系的安稳性;

　　5，C6000、C55十、C5409A、C5416、C5420、C5421和C5441等DSP片内无振荡电路，不能用晶体时钟电路;

　　6，VC5401、VC5402、VC5409和F281x等DSP时钟信号的电平为1.8V，主张选用晶体时钟电路

　　未用的输入／输出引脚的处理

　　1，未用的输入引脚不能悬空不接，而应将它们上拉活下拉为固定的电平

　　1）要害的操控输入引脚，如Ready、Hold等，应固定接为恰当的状况，Ready引脚应固定接为有用状况，Hold引脚应固定接为无效状况

　　2）无联接（NC）和保存（RSV）引脚，NC 引脚：除非分外阐明，这些引脚悬空不接，RSV引脚：应依据数据手册详细抉择接仍是不接

　　3）非要害的输入引脚，将它们上拉或下拉为固定的电平，以下降功耗

　　2，未用的输出引脚能够悬空不接

　　3，未用的I/O引脚：假定确省状况为输入引脚，则作为非要害的输入引脚处理，上拉或下拉为固定的电平;假定确省状况为输出引脚，则能够悬空不接

　　为何要片内RAM大的DSP功率高？

　　如今DSP翻开的片内存储器RAM越来越大，要方案高效的DSP体系，就应当挑选片内RAM较大的DSP。片内RAM同片外存储器比照，有以下利益：

　　1）片内RAM的速度较快，能够确保DSP无等候工作。

　　2）关于C2000/C3x/C5000系列，有些片内存储器能够在一个指令周期内拜访两次，使得指令能够愈加高效。

　　3）片内RAM工作安稳，不受外部的烦扰影响，也不会烦扰外部。

　　4）DSP片内多总线，在拜访片内RAM时，不会影响其它总线的拜访，功率较高。

　　怎样编写DSP外部的Flash？

　　DSP的外部Flash编写办法：

　　1.经过编程器编写：将OUT文件经过HEX改换程序改换为编程器能够承受的格局，再由编程器编写。

　　2.经过DSP软件编写：您需求依据Flash的阐明，编写Flash的编写程序，将运用程序和编写Flash的程序别离load到RAM中，工作编写程序编写。

　　DSP外接存储器的操控办法

　　关于通常的存储用具有RD、WR和CS等操控信号，很多DSP（C3x、C5000）都没有操控信号直接联接存储器，通常选用的办法如下：

　　1.CS有地址线和PS、DS或STRB译码发作;

　　2./RD=/STRB+/R/W; 3./WR=/STRB+R/W。

　　5V/3.3V怎样混接？

　　DSP的翻开同集成电路的翻开相同，新的DSP都是3.3V的，但如今还有很多外围电路是5V的，因而在DSP体系中，常常有5V和3.3V的DSP混接疑问。在这些体系中，应留神：

　　1）DSP输出给5V的电路（如D/A），无需加任何缓冲电路，能够直接联接。

　　2）DSP输入5V的信号（如A/D），因为输入信号的电压》4V，跨过了DSP的电源电压，DSP的外部信号没有维护电路，需求加缓冲，如 74LVC245等，将5V信号改换成3.3V的信号。

　　3）仿真器的JTAG口的信号也有必要为3.3V，不然有或许损坏DSP。

　　DSP工作的底子条件：

　　1）DSP电源和地联接精确。

　　2）DSP时钟精确。

　　3）DSP的操控信号RS和HOLD信号接高电平。

　　4）C2000的watchdog关掉。

　　5）不行屏蔽接连NMI上拉高电平

　　6）READY引脚上拉高电平。

上一篇：VP-5565D示波器运用办法

下一篇：桥式整流的效果和运用