一．TTL
TTL集成电路的首要型式为晶体管－晶体管逻辑门（transistor-transistorlogicgate），TTL大大都都选用5V电源。
1.输出高电平Uoh和输出低电平Uol
Uoh≥2.4V,Uol≤0.4V
2.输入高电峻峭输入低电平
Uih≥2.0V，Uil≤0.8V
二．CMOS
CMOS电路是电压操控器材，输入电阻极大，关于烦扰信号非常活络，因而不必的输入端不该开路，接到地或许电源上。CMOS电路的利益是噪声容限较宽，静态功耗很小。
1.输出高电平Uoh和输出低电平Uol
Uoh≈VCC，Uol≈GND
2.输入高电平Uoh和输入低电平Uol
Uih≥0.7VCC,Uil≤0.2VCC（VCC为电源电压，GND为地）
从上面能够看出:
在相同5V电源电压状况下，COMS电路能够直接驱动TTL，由于CMOS的输出高电平大于2.0V,输出低电平小于0.8V；而TTL电路则不能直接驱动CMOS电路，TTL的输出高电平为大于2.4V，假定落在2.4V～3.5V之间，则CMOS电路就不能查看到高电平，低电平小于0.4V满意恳求，所以在TTL电路驱动COMS电路时需求加上拉电阻。假定出现纷歧样电压电源的状况，也能够通过上面的办法进行差异。
假定电路中出现3.3V的COMS电路去驱动5VCMOS电路的状况，如3.3V单片机去驱动74HC,这种状况有以下几种办法处理，最简略的即是直接将74HC换成74HCT（74系列的输入输出鄙人面有介绍）的芯片，由于3.3VCMOS能够直接驱动5V的TTL电路；或许加电压改换芯片；还有即是把单片机的I/O口设为开漏，然后加上拉电阻到5V，这种状况下得依据实习状况调整电阻的巨细，以确保信号的上升沿时刻。

TTL和CMOS电平
1、TTL电平(啥是TTL电平)：
输出高电平>2.4V,输出低电平<0.4V。在室温下，通常输出高电平是3.5V，输出低电平是0.2V。最小输入高电峻峭低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。
2、CMOS电平：
1逻辑电平电压挨近于电源电压，0逻辑电平挨近于0V。并且具有很宽的噪声容限。
3、电平改换电路：
由于TTL和COMS的凹凸电平的值纷歧样（ttl5v<＝＝>cmos3.3v），所以彼此联接时需求电平的改换：即是用两个电阻对电平分压，没有啥深邃的东西。
4、OC门，即集电极开路门电路，OD门，即漏极开路门电路，有必要外界上拉电阻和电源才干将开关电平作为凹凸电平用。不然它通常只作为开关大电压和大电流负载，所以又名做驱动门电路。
5、TTL和COMS电路比照：
1）TTL电路是电流操控器材，而CMOS电路是电压操控器材。
2）TTL电路的速度快，传输推延时刻短(5-十ns)，可是功耗大。COMS电路的速度慢，传输推延时刻长(25-50ns),但功耗低。COMS电路自身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常景象。
3）COMS电路的判定效应：
COMS电路由于输入太大的电流，内部的电流急剧增大，除非堵截电源，电流一向在增大。这种效应即是判定效应。当发作判定效应时，COMS的内部电流能抵达40mA以上，很简略焚毁芯片。
防护办法：
1）在输入端和输出端加钳位电路，使输入和输出不跨过不跨过规矩电压。
2）芯片的电源输入端加去耦电路，避免VDD端出现顷刻间的高压。
3）在VDD和外电源之间加限流电阻，即便有大的电流也不让它进入。
4）当体系由几个电源别离供电时，开关要按下列次第：翻开时，先翻开COMS路得电源，再翻开输入信号和负载的电源；封闭时，先封闭输入信号和负载的电源，再封闭COMS电路的电源。
6、COMS电路的运用留神机项：
1）COMS电路时电压操控器材，它的输入总抗很大，对烦扰信号的捕捉才干很强。所以，不必的管脚不要悬空，要接上拉电阻或许下拉电阻，给它一个安稳的电平。
2）输入端接低内阻的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流绑缚在1mA以内。
3）当接长信号传输线时，在COMS电路端接匹配电阻。
4）当输入端接大电容时，应当在输入端和电容直接维护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。
5）COMS的输入电流跨过1mA，就有或许烧坏COMS。
7、TTL门电路中输入端负载特性（输入端带电阻分外状况的处理）：
1）悬空时恰当于输入端接高电平。由于这时能够看作是输入端接一个无量大的电阻。
2）在门电路输入端串联十K电阻后再输入低电平，输入端出出现的是高电平而不是低电平。由于由TTL门电路的输入端负载特性可知，只需在输入端接的串联电阻小于9十欧时，它输入来的低电平信号才干被门电路辨认出来，串联电阻再大的话输入端就一向出现高电平。这个必定要留神。COMS门电路就不必思考这些了。
8、TTL电路有集电极开路OC门，MOS管也有和集电极对应的漏极开路的OD门，它的输出就叫做开漏输出。OC门在截止时有漏电流输出，那即是漏电流，为何有漏电流呢？那是由于当三极管截止的时分，它的基极电流约等于0，可是并不是真实的为0，通过三极管的集电极的电流也就不是真实的0，而是约0。而这个即是漏电流。
开漏输出：OC门的输出即是开漏输出；OD门的输出也是开漏输出。它能够吸收很大的电流，可是不能向外输出的电流。所以，为了能输入和输出电流，它运用的时分要跟电源和上拉电阻一齐用。OD门通常作为输出缓冲/驱动器、电平改换器以及满意吸收大负载电流的需求。
9、啥叫做图腾柱，它与开漏电路有啥差异？
TTL集成电路中，输出有接上拉三极管的输出叫做图腾柱输出，没有的叫做OC门。由于TTL即是一个三级关，图腾柱也即是两个三级管推挽相连。所以推挽即是图腾。通常图腾式输出，高电平400UA，低电平8MA
CMOS器材不必的输入端有必要连到高电平或低电平,这是由于CMOS是高输入阻抗器材,志向状况是没有输入电流的.假定不必的输入引脚悬空,很简略感应到烦扰信号,影响芯片的逻辑作业,乃至静电堆集耐久性的击穿这个输入端,构成芯片失效.
别的,只需4000系列的CMOS器材能够作业在15伏电源下,74HC,74HCT等都只能作业在5伏电源下,现在现已有作业在3伏和2.5伏电源下的CMOS逻辑电路芯片了.
CMOS电峻峭TTL电平:
CMOS逻辑电平计划比照大，计划在3～15V，比方4000系列当5V供电时，输出在4.6以上为高电平，输出在0.05V以下为低电平。输入在3.5V以上为高电平，输入在1.5V以下为低电平。
而关于TTL芯片，供电计划在0～5V，多见都是5V，如74系列5V供电，输出在2.7V以上为高电平，输出在0.5V以下为低电平，输入在2V以上为高电平，在0.8V以下为低电平。因而，CMOS电路与TTL电路就有一个电平改换的疑问，使两者电平域值能匹配。
有关逻辑电平的一些概念：
要了解逻辑电平的内容，首要要知道以下几个概念的意义：
1：输入高电平（Vih）：确保逻辑门的输入为高电往常所容许的最小输入高电平，当输入电平高于Vih时，则以为输入电平为高电平。
2：输入低电平（Vil）：确保逻辑门的输入为低电往常所容许的最大输入低电平，当输入电平低于Vil时，则以为输入电平为低电平。
3：输出高电平（Voh）：确保逻辑门的输出为高电往常的输出电平的最小值，逻辑门的输出为高电往常的电平值都有必要大于此Voh。
4：输出低电平（Vol）：确保逻辑门的输出为低电往常的输出电平的最大值，逻辑门的输出为低电往常的电平值都有必要小于此Vol。
5：阀值电平(Vt)：数字电路芯片都存在一个阈值电平，即是电路刚刚牵强能翻翻滚作时的电平。它是一个界于Vil、Vih之间的电压值，关于CMOS电路的阈值电平，底子上是二分之一的电源电压值，但要确保安稳的输出，则有必要恳求输入高电平>Vih，输入低电平<Vil，而假定输入电平在阈值上下，也即是Vil～Vih这个区域，电路的输出会处于不安稳状况。
关于通常的逻辑电平，以上参数的联络如下：
Voh>Vih>Vt>Vil>Vol
6：Ioh：逻辑门输出为高电往常的负载电流（为拉电流）。
7：Iol：逻辑门输出为低电往常的负载电流（为灌电流）。
8：Iih：逻辑门输入为高电往常的电流（为灌电流）。
9：Iil：逻辑门输入为低电往常的电流（为拉电流）。
门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种办法的门称为开路门。开路的TTL、CMOS、ECL门别离称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），运用时应查看是不是接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是不是适宜。关于集电极开路（OC）门，其上拉电阻阻值RL应满意下面条件：
（1）：RL<（VCC－Voh）/（n*Ioh＋m*Iih）
（2）：RL>（VCC－Vol）/（Iol＋m*Iil）
其间n：线与的开路门数；m：被驱动的输入端数。
十：常用的逻辑电平
·逻辑电平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。
·其间TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5VTTL和5VCMOS）、3.3V系列，2.5V系列和1.8V系列。
·5VTTL和5VCMOS逻辑电平是通用的逻辑电平。
·3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。
·低电压的逻辑电平还有2.5V和1.8V两种。
·ECL/PECL和LVDS是差分输入输出。
·RS-422/485和RS-232是串口的接口规范，RS-422/485是差分输入输出，RS-232是单端输入输出。

上一篇：电子电路计划履历总结

下一篇：WITH挑选信号赋值句子