咱们都知道理做PCB板便是把计划好的原理图成为一块实真实在的PCB电路板，请别小看这一进程，有许多原理上行得通的东西在工程中却难以完结，或是他人能完结的东西另一些人却完结不了，因而说做一块PCB板不难，但要做好一块PCB板却不是一件简略的作业。
微电子范畴的两大难点在于高频信号和弱小信号的处理，在这方面PCB制造水平就显得分外首要，相同的原理计划，相同的元器材，纷歧样的人制造出来的PCB就具有纷歧样的作用，那么怎样才干做出一块好的PCB板呢？依据咱们以往的阅历，想就以下几方面谈谈自个的观念：
一、要明晰计划方针
接遭到一个计划使命，首要要明晰其计划方针，是通常的PCB板、高频PCB板、小信号处理PCB板仍是既有高频率又有小信号处理的PCB板，假定是通常的PCB板，只需做到计划布线合理规整，机械尺度精确无误即可，如有中负载线和长线，就要选用必定的办法进行处理，减轻负载，长线要加强驱动，要害是避免长线反射。
当板上有逾越40MHz的信号线时，就要对这些信号线进行分外的思考，比方线间串扰等疑问。假定频率更高一些，对布线的长度就有更严厉的绑缚，依据散布参数的网络理论，高速电路与其连线间的相互作用是决议性要素，在体系计划时不能疏忽。跟着门传输速度的跋涉，在信号线上的对立将会相应添加，相邻信号线间的串扰将成正比地添加，通常高速电路的功耗和热耗散也都很大，在做高速PCB时应致使满意的注重。
当板上有毫伏级乃至微伏级的弱小信号时，对这些信号线就需求分外的照顾，小信号由于太弱小，非常简略遭到其它强信号的搅扰，屏蔽办法常常是必要的，不然将大大下降信噪比。致使于有用信号被噪声吞没，不能有用地获取出来。
对板子的调测也要在计划时期加以思考，查验点的物理方位，查验点的阻隔等要素不行疏忽，由于有些小信号和高频信号是不能直接把探头加上去进行丈量的。
此外还要思考别的一些有关要素，如板子层数，选用元器材的封装外形，板子的机械强度等。在做PCB板子前，要做出对该计划的计划方针心中稀有。
二、了解所用元器材的功用对计划布线的恳求
咱们知道，有些分外元器材在计划布线时有分外的恳求，比方LOTI和APH所用的模仿信号拓宽器，模仿信号拓宽器对电源恳求要平稳、纹波小。模仿小信号有些要尽量远离功率器材。在OTI板上，小信号拓宽有些还专门加有屏蔽罩，把杂散的电磁搅扰给屏蔽掉。NTOI板上用的GLINK芯片选用的是ECL技能，功耗大发热凶猛，对散热疑问有必要在计划时就有必要进行分外思考，若选用天然散热，就要把GLINK芯片放在空气流转比照顺利的本地，并且散出来的热量还不能对其它芯片构成大的影响。假定板子上装有喇叭或别的大功率的器材，有或许对电源构成严峻的污染这一点也应致使满意的注重。
三、 元器材计划的思考
元器材的计划首要要思考的一个要素便是电功用，把连线联络亲近的元器材尽量放在一同，分外对一些高速线，计划时就要使它尽或许地短，功率信号和小信号器材要分隔。在满意电路功用的条件下，还要思考元器材摆放规整、美丽，便于查验，板子的机械尺度，插座的方位等也需仔细思考。
高速体系中的接地和互连线上的传输推迟时刻也是在体系计划时首要要思考的要素。信号线上的传输时刻对总的体系速度影响很大，分外是对高速的ECL电路，尽管集成电路块自身速度很高，但由于在底板上用通常的互连线（每30cm线长约有2ns的推迟量）带来推迟时刻的添加，可使体系速度大为下降。象移位寄存器，同步计数器这种同步作业部件最好放在同一块插件板上，由于到纷歧样插件板上的时钟信号的传输推迟时刻不持平，或许使移位寄存器产主过失，若不能放在一块板上，则在同步是要害的本地，从公共时钟源连到各插件板的时钟线的长度有必要持平。
四、对布线的思考
跟着OTNI和星形光纤网的计划完结，往后会有更多的十0MHz以上的具有高速信号线的板子需求计划，这儿将介绍高速线的一些根柢概念。
1．传输线
印制电路板上的任何一条“长”的信号通路都能够视为一种传输线。假定该线的传输推迟时刻比信号上升时刻短得多，那么信号上升时期所产主的反射都将被吞没。不再呈现过冲、反冲和振铃，对现时大大都的MOS电路来说，由于上升时刻对线传输推迟时刻之比大得多，所以走线可长以米计而无信号失真。而关于速度较快的逻辑电路，分外是超高速ECL
集成电路来说，由于边际速度的增快，若无其它办法，走线的长度有必要大大缩短，以坚持信号的无缺性。
有两种办法能使高速电路在相对长的线上作业而无严峻的波形失真，TTL对活络下降边际选用肖特基二极管箝位办法，使过冲量被箝制在比地电位低一个二极管压降的电平上，这就削减了后边的反冲崎岖，较慢的上升边际容许有过冲，但它被在电平“H”状况下电路的相对高的输出阻抗（50～80Ω）所衰减。此外，由于电平“H”状况的抗扰度较大，使反冲疑问并不非常杰出，对HCT系列的器材，若选用肖特基二极管箝位和串联电阻端接办法相联络，其改进的作用将会愈加显着。
当沿信号线有扇出时，在较高的位速率和较快的边际速率下，上述介绍的TTL整形办法显得有些短少。由于线中存在着反射波，它们在高位速率下将趋于构成，然后致使信号严峻失真和抗搅扰才干下降。因而，为了处理反射疑问，在ECL体系中通常运用别的一种办法：线阻抗匹配法。用这种办法能使反射遭到操控，信号的无缺性得到确保。
严厉他说，关于有较慢边际速度的惯例TTL和CMOS器材来说，传输线并不对错常需求的。对有较快边际速度的高速ECL器材，传输线也不老是需求的。可是当运用传输线时，它们具有能猜测连线时延和经过阻抗匹配来操控反射和振动的长处。1
决议是不是选用传输线的根柢要素有以下五个。它们是： （1）体系信号的沿速率， （2）连线距离，（3）容性负载（扇出的多少），（4）电阻性负载（线的端接办法）；（5）容许的反冲和过冲百分比（沟通抗扰度的下降程度）。
2．传输线的几品种型
（1）同轴电缆和双绞线：它们常常用在体系与体系之间的联接。同轴电缆的特性阻抗通常有50Ω和75Ω，双绞线通常为1十Ω。
（2）印制板上的微带线
微带线是一根带状导（信号线）．与地平面之间用一种电介质阻离隔。假定线的厚度、宽度以及与地平面之间的距离是可操控的，则它的特性阻抗也是能够操控的。微带线的特性阻抗Z0为：
式中：【Er为印制板介质资料的相对介电常数
6为介电质层的厚度
W为线的宽度
t为线的厚度
单位长度微带线的传输推迟时刻，只是取决于介电常数而与线的宽度或距离无关。
（3）印制板中的带状线
带状线是一条置于两层导电平面之间的电介质基地的铜带线。假定线的厚度和宽度、介质的介电常数以及两层导电平面间的距离是可控的，那么线的特性阻抗也是可控的，带状线的特性阻抗乙为：
式中：b是两块地线板间的距离
W为线的宽度
t为线的厚度
相同，单位长度带状线的传输推迟时刻与线的宽度或距离是无关的；仅取决于所用介质的相对介电常数。
3．端接传输线
在一条线的接纳端用一个与线特性阻抗持平的电阻端接，则称该传输线为并联端接线。它首要是为了取得最好的电功用，包含驱动散布负载而选用的。
有时为了节约电源耗费，对端接的电阻上再串接一个十4电容构成沟通端接电路，它能有用地下降直流损耗。
在驱动器和传输线之间串接一个电阻，而线的终端不再接端接电阻，这种端接办法称之为串联端接。较长线上的过冲和振铃可用串联阻尼或串联端接技能来操控。串联阻尼是运用一个与驱动门输出端串联的小电阻（通常为十～75Ω）来完结的。这种阻尼办法适宜与特性阻抗来受操控的线相联用（如底板布线，无地平面的电路板和大大都绕接线等。
串联端接时串联电阻的值与电路（驱动门）输出阻抗之和等于传输线的特性阻抗。串联联端接线存在着只能在终端运用集总负载和传输推迟时刻较长的缺陷。可是，这能够经过运用剩下串联端接传输线的办法加以打败。
4．非端接传输线
假定线推迟时刻比信号上升时刻短得多，能够在不必串联端接或并联端接的状况下运用传输线，假定一根非端接线的双程推迟（信号在传输线上往复一次的时刻）比脉冲信号的上升时刻短，那么由于非端接所构成的使的反冲大概是逻辑摆幅的15％。最大开路途长度近似为：
Lmax＜tr/2tpd
式中：tr为上升时刻
tpd为单位线长的传输推迟时刻
5．几种端接办法的比照
并联端接线和串联端接线都各有长处，终究用哪一种，仍是两种都用，这要看计划者的喜爱和体系的恳求而定。
并联端接线的首要长处是体系速度快和信号在线上载输无缺无失真。长线上的负载既不会影响驱动长线的驱动门的传输推迟时刻，又不会影响它的信号边际速度，但将使信号沿该长线的传输推迟时刻增大。在驱动大扇出时，负载可经分支短线沿线散布，而不象串联端接中那样有必要把负载集总在线的终端。
串联端接办法使电路有驱动几条平行负载线的才干，串联端接线由于容性负载所构成的使的推迟时刻增量约比相应并联端接线的大一倍，而短线则因容性负载使边际速度怠慢和驱动门推迟时刻增大，可是，串联端接线的串扰比并联端接线的要小，其首要要素是沿串联端接线传送的信号崎岖只是是二分之一的逻辑摆幅，因而开关电流也只需并联端接的开关电流的一半，信号能量小串扰也就小。
五、PCB板的布线技能
做PCB时是选用双面板仍是多层板，要看最高作业频率和电路体系的凌乱程度以及对拼装密度的恳求来决议。在时钟频率逾越200MHZ时最好选用多层板。假定作业频率逾越350MHz，最好选用以聚四氟乙烯作为介质层的印制电路板，由于它的高频衰耗要小些，寄生电容要小些，传输速度要快些，还由于Z0较大而省功耗，对印制电路板的走线有如下准则恳求
（1）悉数平行信号线之间要尽量留有较大的距离，以削减串扰。假定有两条相距较近的信号线，最好在两线之间走一条接地线，这么能够起到屏蔽作用。
（2） 计划信号传输线时要避免急拐弯，以防传输线特性阻抗的骤变而发作反射，要尽量计划成具有必定尺度的均匀的圆弧线。
（3）印制线的宽度可依据上述微带线和带状线的特性阻抗核算公式核算，印制电路板上的微带线的特性阻抗通常在50～120Ω之间。要想得到大的特性阻抗，线宽有必要做得很窄。但很细的线条又不简略制造。概括各种要素思考，通常挑选68Ω摆布的阻抗值比照适宜，由于挑选68Ω的特性阻抗，能够在推迟时刻和功耗之间抵达最好平衡。一条50Ω的传输线将耗费更多的功率；较大的阻抗当然能够使耗费功率削减，但会使传输推迟时刻憎大。由于负线电容会构成传输推迟时刻的增大和特性阻抗的下降。但特性阻抗很低的线段单位长度的本征电容比照大，所以传输推迟时刻及特性阻抗受负载电容的影响较小。具有恰当端接的传输线的一个首要特征是，分枝短线对线推迟时刻应没有啥影响。当Z0为50Ω时。分枝短线的长度有必要绑缚在2．5cm以内．避免呈现很大的振铃。
（4）关于双面板（或六层板中走四层线）．电路板双面的线要相互笔直，以避免相互感应产主串扰。
（5）印制板上若装有大电流器材，如继电器、指示灯、喇叭等，它们的地线最好要分隔独自走，以削减地线上的噪声，这些大电流器材的地线应连到插件板和背板上的一个独立的地总线上去，并且这些独立的地线还应当与悉数体系的接地址相联接。
（6）假定板上有小信号拓宽器，则拓宽前的弱信号线要远离强信号线，并且走线要尽或许地短，如有或许还要用地线对其进行屏蔽。

上一篇：三极管pnp和npn的差异

下一篇：丈量拓展器的构成及原理