集成电路可靠性检查的最佳实践方案

2022-01-21 14:13分类：电子元器件阅读：

集成电路芯片稳定性——新起的市场竞争要素

稳定性认证正得到很多的关心。元器件和电导体更加精巧，元器件空气氧化层变得越来越薄，开关电源域的总数持续增长。数据信息的明显提升正渗入车辆、诊疗和通讯行业对安全性需求较高的使用中。

集成电路芯片稳定性的工艺和市場促进要素

最开始的稳定性查验是对集成电路芯片板图开展估测，明确什么构造很有可能出难题，随后完成调节。这类方式不会再见效。设计方案劳动量大，并且比较复杂，人力查验方式太不靠谱。市场竞争自然环境规定制定工作人员依据模拟仿真和工作经验，选用技术性连接点空出显著的容量，提升特性、占有室内空间和稳定性。

对比防止外界要素（比如静电感应充放电）造成的重要常见故障，设计方案工作人员如今务必解决好更不容易发觉的机器设备衰退。与迅速显著的硬常见故障不一样，这种稳定性常见故障伴随着時间的变化而逐步展现出来，一般难以预料。一旦某个产品被觉得并不靠谱，便很有可能没办法更改销售市场对它的观点。

领域内现阶段已经更仔细地科学研究集成电路芯片稳定性难题，以确认必须特别注意的领域并事前掌握其对设计方案容量的危害。英国静电感应充放电研究会（ESD AssociaTIon）编写了一份有关静电感应充放电查验的技术报告［1］，致力于协助领域搞好更多方面的打算来解决设计过程中常用的静电感应充放电难题。Reliability SimulaTIon Council 也在科学研究其他办法来提升集成电路芯片设计方案的稳定性。

拆换代工企业或改成不一样的加工工艺连接点很有可能不利于专业方式的高效率。在这种重要情况下，一套严苛健全的最好操作步骤针对保持生产主力和驱动力尤为重要。

集成电路芯片稳定性查验

关键的结构设计优化（DFR）难题包含：

時间有关介质击穿（TDDB）

负偏压溫度多变性（NBTI）

热自由电子引入（HCI）

阈值电压偏位（Vt）

电转移（EM）

电过地应力（EOS）

闩锁效应（Latch-up）

文中并不逐一详尽表述这种体制。大家将探讨一种广泛的集成电路芯片设计方案稳定性查验方式，并举例子这类方式怎样运用于 TDDB 和 NBTI。这类查验方式灵便，全自动，还能以相似的形式开展其他查验。

传统式方式

加上鉴别层

针对传统式设计方案规范查验（DRC）专用工具，设计方案工作人员需要根据在板图上加上鉴别层，明确必须开展稳定性查验的具体部位。鉴别层用于明确必须根据实际查验来确定合理的 DFR 方式的具体地区，而不是即将完成的具体作用。

加上鉴别层是一个平淡无味且易于错误的手动式全过程。鉴别层也增多了 DRC 劳动量（增加了总体周期），而且无法维护保养。因为具有那些缺陷，鉴别层没法充足保证设计方案具有现如今市场竞争销售市场需要的稳定性。

SPICE 模拟仿真

一些稳定性查验必须掌握电源电路中各个结点的工作电压。传统式方式选用 SPICE 模拟仿真，给予每一个结点的工作电压和电流量，由于电源电路由一系列适用对全部预估的工作模式开展模拟的空间向量促进。可是，SPICE 模拟仿真尤其用时，必须大批量的时长和判断力来合理地表述和评定造成的波型。为了更好地保证足够的涉及面，检测空间向量一般由全自动遮盖专用工具造成。因为形成了诸多空间向量，因而在依靠人力评定技术性时非常容易跳开某一难题。

可更新的解决办法的特点

设计方案工作人员必须一个强有力的可升級自动化技术物理学认证（PV）解决方法，协助每个工作经验能力的制定员工在制定中融合稳定性查验的最好作法。

一款可更新的安全性认证解决方法需要可以：

反映物理学体系的特点，并依照一套定义明确的最好方式或标准开展认证，

尽量减少详细仿真模拟，以省时省力和云计算服务器，

让具有专长的技术工程师可以依照专业性的结构设计优化方式来认证设计方案。

为了更好地进行那些每日任务，可更新的安全性认证专用工具必须一些针对物理学认证全过程而言新产生的重要作用：

根据网表的标准适用拓扑结构鉴别，明确必须检验的物理化学构造，

适用传送/联接的标准，进而在必须检验的构造中间创建特殊关联，

可以评定运用于前2个加工工艺結果的物理学标准，

可以与常见的物理学认证步骤相融合，简单化信息内容沟通交流全过程。

中继见解

稳定性查验的主要难点取决于搭起设计过程中逻辑性见解与物理学见解中间差距的公路桥梁。逻辑性和仿真模拟设计方案工作人员一般考虑到电路原理图和 Verilog 叙述。而物理学（班图）设计方案工作人员则考虑到几何图形构造、总宽、长短、特点间距这些。她们采用的专用工具也会相对转变。稳定性查验必须融合这种意识，因而给这种专用工具和应用专用工具的技术人员都产生了挑戰。

针对很多稳定性查验来讲，难题取决于明确班图中的哪些地方必须查验。由于沒有方式来减小范畴，大部分设计方案会形成很多乱报。像鉴别层那样只用物理学见解实际操作的解决方法很比较有限。更强的解决办法应当能够让制定工作人员现在网表中特定必须检验的地区，随后在板图中相对应的地区完成需要的物理学精确测量。

除开拓扑结构鉴别以外，设计方案工作人员还必须在所有设计过程中跟踪逻辑性和物理学关联。比如，要检验因有误的工作电压域交叉式造成违背栅击穿电压限定的状况，设计方案工作人员需要可以在静态数据方式下向设计方案中的全部连接点传送供货工作电压（以防止用时的仿真模拟）。以后，设计方案工作人员还可以应用拓扑结构鉴别来清除本来有着好几个开关电源域联接的构造（比如脉冲信号变换电源电路），清除乱报而且获得迅速有效的結果。

案例：TDDB 查验演试

这类 TDDB 查验采取的是 Calibre® PERC™ 稳定性认证专用工具。图1表明的是电源电路包括 PMOS 和 NMOS 薄栅空气氧化层，他们根据同时和非立即联接为开关电源域 VDD2 和 VSS2 给予开关电源。非立即联接很有可能会围绕另一个晶体三极管、二极管、电阻或其他电路元件，变成设计方案审批环节不容易发觉的“缺少”途径，尤其是当非立即途径围绕的是设计方案等级不显著的情形下的其他位置的电源电路。子电源电路（VDD/VSS）自身的部分开关电源接入能够在更大范围的制定中见到。还需要对在其他领域早已获得证实的 IP 控制模块的外部联接开展评定。