cd4046引脚图及功能_cd4046倍频电路设计详解
cd4046介绍
cD4046是常用的CMOS锁相环路集成电路芯片,其优点是电源电压范畴宽(为3V-18V),输入电阻高(约100MΩ),动态性功能损耗小,在核心頻率f0为10kHz下功能损耗仅为600μW,属微功能损耗元器件。
cd4046脚位图及作用
1脚相位差輸出端,环城路人锁时为上拉电阻,环城路失锁时为低电频。
2脚相位差电压比较器Ⅰ的输入输出端。
3脚较为数据信号键入端。
4脚压控振荡器輸出端。
5脚严禁端,上拉电阻时严禁,低电频时容许压控振荡器工作中。
6、7脚外接震荡电容器。
8、16脚开关电源的负端和正端。
9脚压控振荡器的调节端。
10脚调制解调輸出端,用以FM调制解调。
11、12脚外接震荡电阻器。
13脚相位差电压比较器Ⅱ的输入输出端。
14脚数据信号键入端。
15脚內部单独的齐纳稳压极管负级。
cd4046原理
键入数据信号 Ui从14脚键入后,经放大仪A1开展变大、整形美容后加进相位差电压比较器Ⅰ、Ⅱ的键入端,电源开关K拨至2脚,则电压比较器Ⅰ将从3脚键入的较为数据信号Uo与输进数据信号Ui作相位差较为,从相位差电压比较器輸出的偏差工作电压UΨ则体现出二者的相位角。UΨ经R3、R4及C2过滤后获得一操纵工作电压Ud加至压控振荡器VCO的键入端9脚,调节VCO的振动頻率f2,使f2快速靠近数据信号頻率f1。VCO的輸出又经除法器再进到相位差电压比较器Ⅰ,再次与Ui开展相位差较为,最终促使f2=f1,二者的相位角为一定值,完成了相位差锁住。若电源开关K拨至13脚,则相位差电压比较器Ⅱ工作中,全过程与以上同样。
cd4046分频内存超频电路原理详细说明
设计方案选用锁相环路集成iccd4046和分频器cd4518完成,实际效果优良,cd4046压控震荡輸出到分频器cd4518的数字时钟输进端,经分音器后感恩回馈到cd4046的鉴相器键入端,和待内存超频的键入数据信号开展相位差较为,得到的相位角历经带通滤波器造成一个操纵工作电压调整压控振荡器的輸出震荡頻率,当鉴相器的两键入端頻率相位差一样时(即相位差锁住),压控振荡器的输入输出頻率即是内存超频和的頻率。
常见问题:
1、集成ic外围电路主要参数的选用应严苛依照DATASHEET上的标准完成挑选。
2、内存超频的倍率不可以很大,很大得话会导致内存超频出去的结论很不稳定。
3、精确挑选R1、C1和R2的主要参数,这三项的主要参数假如安装有误可能导致内存超频輸出错误的結果。
上一篇:傻瓜175引脚图