计数器是典型的时序逻辑电路，它用来累计和回想输入脉冲的个数。计数是数字体系中很首要的根柢操作，集成计数器是最广泛运用的逻辑部件之一。
计数器品种较多，按构成计数器中的多触发器是不是运用一个时钟脉冲源来分，有同步计数器和异步计数器；依据计数制的纷歧样，分为二进制计数器、十进制计数器和恣意进制计数器；依据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功用计数器等。
1. 用D触发器构成异步二进制加/减计数器。
如图1所示，是用四只D触发器构成三位二进制异步加法计数器，其衔接特征是将D触发器接成T触发器，再由低位触发器的 端和高一位的CP端相连。

图１　　　四位二进制异步加法计数器

假定将上图中的 端与高一位的ＣＰ端相连，即可构成减法计数器。

图２ 74LS192逻辑符号及引脚摆放

2. 中方案＋进制计数器
（1）74LS192是同步十进制可逆计数器，如图2所示。
CPu-加计数端 CPD-减计数端 -置数端 -非同步进位输出端 -非同步借位输出端 D0、D1、D2、D3-计数器输入端 CR-清零端Q0、Q1、Q2、Q3-数据输出端

表1 74LS192逻辑功用表

（2）4位二进制同步计数器

表2 CC40161功用表

CP-计数脉冲 D0~ D3-数据输入端 -根除端 Q0 ~ Q3-输出端
-预置端 CTP、CTT- 使能端

图3 CC40161引线摆放图

3. 计数器级联运用及恣意进制的完毕
（1）恣意进制的完毕
图4所示选用复位法构成五进制计数器。
图5所示，选用置位法构成十进制计数器

图4 用复位法构成五进制计数器	图5 运用置位法构成十进制计数器

（2） 一个十进制计数器只能标明0 ~ 9，要拓宽计数方案，常常用多个十进制计数器级联运用。74LS192设有进位（或借位）输出端，因而可用其进位（或借位）输出信号驱动下一级计数器。如图3所示。

图6 计数器拓宽

上一篇：逻辑函数的或－与表达式

下一篇：数制及彼此间的改换