数字体系中除了组合逻辑电路外，还有时序逻辑电路。时序逻辑电路的构造框图如图1所示。图1中
X(x1,x2…xi)为外部输入信号；
Z(z1,z2…zj)为电路的输出信号；
W(w1,w2…wk)为存储电路的输入；
Y(y1,y2…yl)为存储电路的输出,也是组合逻辑电路的有些输入。
这些信号之间的联络为：
Z(tn)=F[X(tn),Y(tn)]；
W(tn)=G[X(tn),Y(tn)]；
Y(tn+1)=H[W(tn),Y(tn)]，
其间Y(tn)标明tn时间存储电路的其时情况（现态）。Y(tn+1)标明存储电路的下一个情况（次态）。由这些情况能够看出，tn+1时间的输出Z(tn+1)是由tn+1时间的输入X(tn+1)及存储电路在tn+1时间的情况Y(tn+1)挑选；而Y(tn+1)又由tn时间的存储电路的煽动（驱动）输入W(tn)及在tn时间存储电路的情况Y(tn)挑选。因而，tn+1时间电路的输入不只挑选于tn+1时间的输入
X(tn+1)，并且还挑选于在tn时间存储电路的输入W(tn)及存储电路在tn时间的情况Y(tn)，这充沛反映了时序逻辑电路具有如下特征：
1.功用上:电路的输出情况不只与马上输入变量的情况有关，并且还与体系原先的情况有关。
2.构造上:由组合电路和存储电路（回想单元）构成，其间存储电路通常由触发器构成。

图1时序电路的构造框图

上一篇：逻辑代数的根柢公式和常用公式

下一篇：为啥说在空间电荷区内简直没有载流子？