同步时序逻辑电路计划的进程

2017-04-12 10:05分类：电工考证知识阅读：

时序电路计划又称为时序电路归纳，它是时序电路剖析的逆进程，即依据给定的逻辑功用央求，挑选恰当的逻辑器材，计划出契合央求的时序逻辑电路。这篇文章介绍用触发器及门电路计划同步时序逻辑电路的办法，这种计划办法的根柢阅历思维是运竭尽或许少的时钟触发器和门电路来结束待计划的时序电路。
计划同步时序电路的一般进程如图1所示。

图1 同步时序电路的计划进程

详细的进程及阐明：
1.由给定的逻辑功用求出初始状况图
因为时序电路在某一时刻的输出信号，不只与其时的输入信号有关，并且还与电路正本的状况有关。因而计划时序电路时，首要有必要剖析给定的逻辑功用，然后求出对应的状况改换图。这种直接由央求结束的逻辑功用求得的状况改换图叫做初始状况图。精确画出初始状况图，是计划时序电路的最要害的一步，详细的做法是：
(1)剖析给定的逻辑功用，断定输入变量，输出变量及该电路应包括的状况，并用字母S0、S1…标明这些状况。
(2)别离以上述状况为现态，查询在每一个或许的输入组协效果下应转到哪个状况及相应的输出,便可求得契合题意的状况图。
2.状况化简
依据给定央求得到的初始状况图不必定是最简的，很或许包括剩下的状况，即能够吞并的状况，因而需求进行状况化简或状况吞并。状况化简是树立在状况等价这个概念的根底上的。所谓状况等价，是指在初始状况图中，假定有两个或两个以上的状况，在输入一样的条件下，不只需一样的输出，并且向同一个次态改换，则称这些状况是等价的。但凡等价状况都能够吞并。如图2中的状况S2和S3，当输入X=0时,输出Z都是0，且都向同一个次态S0改换；当X=1时，输出Z都是1，次态都是S3，所以S2和S3是等价状况，能够吞并为S2，吊销S3,行将图2中代表S3的圆圈及由该圆圈启航的悉数连线去掉,将原先指向S3的连线改而指向S2，得到化简后的状况图如图9.1.3所示。显着，状况化简使状况数目削减，然后能够削减电路中所需求触发器的个数和门电路的个数。


图2初始状况图	图3图2的简化状况图

3.状况编码，并画出编码办法的状况图及状况表
在得到简化的状况图后,要对每一个状况指定一个二进制代码，这即是状况编码(或称状况分配)。编码的计划纷歧样，计划的电路构造也就纷歧样。编码计划挑选稳妥，计划效果能够很简略。为此，挑选的编码计划应当有利于所选触发器的驱动方程及电路输出方程的简化。为了便于回想和辨认，一般选用的状况编码都遵照必定的规矩，如用天然二进制码。编码计划断定后，依据简化的状况图,画出编码办法的状况图及状况表。
4.挑选触发器的类型及个数
依照下式挑选触发器的个数n

2n-1<M≤2n

其间M是电路包括的状况个数。
5.求电路的输出方程及各触发器的驱动方程
依据编码后的状况表及触发器的驱动表可求得电路的输出方程和各触发器的驱动方程。
6.画逻辑电路图，并查看自觉起才调

上一篇：负反响的几种组态特征

下一篇：逻辑门电路抗搅扰办法

电工推荐

电工技术基础_电工基础知识_电工之家-电工学习网

同步时序逻辑电路计划的进程

最新更新

推荐阅读

猜你喜欢

电工推荐