在运用逻辑门电路（TTL或CMOS）作详细的计划时，还应当留神下列几个实习疑问：
1.剩下输入端的处理办法
集成逻辑门电路在运用时，通常不让剩下的输入端悬空，以防止搅扰信号引进。对剩下输入端的处理以不改动电路作业状况及安稳牢靠为准则。关于TTL与非门，通常可将剩下的输入端经过上拉电阻（1～3kΩ）接电源正端，也可运用一反相器将其输入端接地，其输出高电位可接剩下的输入端。关于CMOS电路，剩下输入端可依据需求使之接地（或非门）或直接接VDD（与非门）。
2.去耦合滤波器
数字电路或系一同般是由多片逻辑门电路构成，它们由一公共的直流电源供电。由于电源对错志趣的，通常是由整流稳压电路供电，具有必定的内阻抗。当数字电路作业时，发作较大的脉冲电流或尖峰电流，当它们流经公共的内阻抗时，必将发作彼此的影响，乃至使逻辑功用发作失调。一种常用的处理办法是选用去耦合滤波器，通常是用十～十0μF的大电容器与直流电源并联以滤除不需的频率成分。除此以外，关于每一集成芯片还加接0.1μF的电容器以滤除开关噪声。
3.接地和设备技能
精确的接地技能关于下降电路噪声是很首要的。这方面可将电源地与信号地分隔，先将信号地集结在一点，然后将二者用最短的导线连在一同，以防止富含多种脉冲波形（含尖峰电流）的大电流引到某数字器材的输入端而致使体系正常的逻辑功用失效。此外，当体系中兼有仿照和数字两种器材时，一样需将二者的地分隔，然后再选用一个适合一同点接地，避革除二者之间的影响。必要时，也可计划仿照和数字两块电路板，各备直流电源，然后将二者恰当的地联接在一同。在打印电路板的计划或设备中，要留神连线尽或许短，以削减接线电容而致使寄生反响有或许致使寄生振动。 此外，CMOS器材在运用和贮藏进程中要留神静电感应致使损害的疑问。静电屏蔽是常用的防护办法。

上一篇：同步时序逻辑电路计划的进程

下一篇：农用电动机安全作业的方法有哪些