二进制计数用具有电路构造简略、运算便当等特征，可是往常日子中咱们所触摸的大有些都是十进制数，分外是当二进制数的位数较多时，阅览十分艰难，还有必要谈论十进制计数器。
在十进制计数体系中，每位数都或许是0，1，2，…，9十个数码中的恣意一个，且“逢十进一”。依据计数器的构成原理，有必要由四个触发器的状况来标明一位十进制数的四位二进制编码。而四位编码总共有十六个状况。所以有必要去掉其间的六个状况，至于去掉哪六个状况，可有纷歧样的挑选。这已在叙说“数制与码制”时谈论过。这儿思考去掉十十～1111六个状况，即选用8421BCD码的编码方法来标明一位十进制数。
1、 8421BCD码异步十进制加计数器
用JK主从触发器构成的一位异步十进制加计数器如图1(a)所示。
1.电路构造
由四个JK主从触发器构成，其间FF0一向处于计数状况。Q0一同触发FF1和FF3，Q3反响到J1，Q2Q1作为J3端信号。
2.作业原理
(1)作业波形剖析法
由逻辑图可知，在FF3翻转早年，即从状况0000到0111接连，各触发器翻转状况与异步二进制递加计数器相同。第八个脉冲输入后，四个触发器状况为十00，此刻Q3＝0，使下一个FF0来的负阶跃电压不能使FF1翻转。因而在第十个脉冲输入后，触发器状况由十01变为0000，而不是十十，然后使四个触发器越过十十～1111六个状况而复位到初始状况0000，其作业波形如图1(b)所示。

图1 8421BCD码异步十进制加计数器 (a) 逻辑图 (b) 作业波形
当第十个脉冲作用后，发作进位输出信号C0=Q3Q0。
(2)状况方程剖析法
首要列出各触发器驱动方程：

触发器在异步作业时，若有CP触发沿输入，其状况由特征方程断定，不然坚持原态不变。这时触发器的特征方程可变为Qn+1=(JQn+KQn)CP↓+QnCP↓，其间CP↓＝1标明有CP触发沿参加，CP＝0标明没有CP触发沿参加。所以能够写出以下状况方程：

依据以上状况方程，即可列出计数器的状况搬运表，如表1所示。

表1 异步十进制加计数器的状况搬运表

以上两种方法均标明该逻辑电路具有8421码异步十进制递加计数的功用。
2、8421码同步十进制加计数器
1.电路构造
如图2所示，由四个主从JK触发器构成，各触发器共用同一个计数脉冲，是同步时序逻辑电路。

图2 8421码同步十进制递加计数器
2.作业原理
(1)写出各触发器方程：

(2)将驱动方程代入JK触发器特征方程，得状况搬运方程：

由于各触发器共用同一个时钟脉冲，故上式中的CP↓可疏忽不写。
(3)列状况搬运表
方案数器状况为Q3Q2Q1Q0＝0000，依据状况方程可列出状况搬运真值表，该表与表1相同（不包含CP有些）。所以该电路是8421码十进制递加计数器。

上一篇：阶跃照顾与单位阶跃特性

下一篇：三端集成稳压电路