同步触发办法存在空翻，为了打败空翻。边缘触发器只在时钟脉冲CP上升沿或降低沿时直接纳输入信号，电路状况才发作翻转，然后前进了触发器作业的牢靠性和抗搅扰才干，它没有空翻景象。边缘触发器首要有坚持堵塞D触发器、边缘JK触发器、CMOS边缘触发器等。

以下各边缘触发器的详细电路不详细剖析其作业原理，只简略了解即可。由于集成触发器的学习以运用时够用为度，不偏重内部电路。

一、电路构造

逻辑符号中“J、K ”标明边缘触发输入。加小圆圈：标明降低沿有用触发,不加小圆圈：标明上升沿有用触发。

图 边缘JK触发器

Q n+1 =JQ n+ KQ n（CP降低沿有用）

式中： Q n为CP降低沿到来前的状况；Q n+1为CP降低沿到来后的状况。

上一篇：拓展电路模型的改换

下一篇：RLC元件的功率和能量