电平异步时序逻辑电路的剖析与方案
电平异步时序逻辑电路的描写办法 | |
例:由或非门构成的底子 R—S 触发器 | |
其鼓动函数和输出函数为: | |
其状况搬运真值表为: | |
状况搬运表: | |
在输入状况不变的状况下,假定鼓动状况与二次状况一样,则称为安稳状况。 | ||
在输入状况不变的状况下,假定鼓动状况与二次状况纷歧样,则称为不安稳状况。 | ||
电路的总态包含输入状况和二次状况两有些,记作( x , y )。每个安稳的总态都是一个 | ||
独立的状况,通常用字母或数字来标明。 | ||
上例的流程表为: | ||
例.方案“ x 1 — x 2 — x 2 ” 序列查看器 | ||
下一篇:PN结的反向击穿景象
相关推荐