OC门虽能完毕多个门的输出并联运用，但因为在电源与门的输出之间串入了较大的电阻，因而OC门的负载才干及作业速度都有所下降。

⑴用高阻抗状况完毕多个TTL门输出端并接

TTL与非门电路的V3和V4构成推拉式输出级。当输入数字信号，与非门处于正常作业状况时，V3和V4一同处于截止状况，这就意味着两个开关一同断开，既不与电源VCC相连，也不与地相连，这时的TTL门具有高阻抗状况。显着容许这么的门电路输出并接。这是从寻求新状况来处理门的并联运用疑问。它较之OC门更简略、作业速度高、负载才干强。在数字体系和核算机中都选用了这种办法。

⑵TTL三态门的完毕

要使V3 与V4一同处于截止，即恳求V3 与V4的基极一同加低电平。也便是与非门的输入端若有一个为低电平，则V4必定截止；可是按正本电路构造却又必定使V3导通，达不到一同截止的恳求。若能将V4基极也同接于低电平，V3与V4一同截止就能完毕。图1（a）所示三态门电路即为这么的构造。图中E为操控端，A、B为数据输入端。

图1 三态门

在这个电路中，V3基极经二极管VD连到E端。当操控端E＝0时，V2和V4截止。一同，二极管VD正偏导通，将V3的基极钳位在低电平，使V3也处于截止状况，然后完毕了V3和V4一同截止。输入端E为使能操控端，E＝0时与非门处于高阻状况。此门的输出除高电平、低电平以外，还有一个高阻状况，故称为三态输出（three state简称TS）门。

图1（a）电路在E＝1时为与非门的作业状况，所以称为操控端高电平有用（使能），其符号如图1（b）；也可以计划为低电平有用的状况，其符号如图1（c）所示，高电平操控的三态与非门的真值表如下

高电平使能的三态与非门真值表