CMOS集成逻辑门电路类型及其运用知识,引脚辨认及其安全操作的方
除了三极管集成电路以外,还有一种场效应管构成的集成电路,这即是MOS电路。MOS集成电路按所运用的管子纷歧样,分为PMOS电路、NMOS电路和CMOS电路,这儿首要介绍运用最多的CMOS集成门电路。
1.CMOS集成逻辑门电路
(1)CMOS与非门
如图所示为集成四-二输入与非门CC4011的外形图和外引脚摆放图。其逻辑表达式为 。
(2)CMOS或非门
如图所示为集成四-二输入或非门CC4001的外形图和外引脚摆放图。其逻辑表达式为 。
2.CMOS数字集成电路的特征
CMOS数字集成电路首要有如下特征。
(1)静态功耗低
电源电压 =5 V时,中方案数字集成电路小于25 ~十0 。
(2)作业电源电压方案宽
对电源电压底子不恳求稳压,CC4000系列的电源电压为3 V~15 V,HCMOS电路为2 V~6 V。
(3)逻辑摆幅大
输出的低电平挨近为0 V,输出的高电平挨近于电源电压。所以,输出逻辑电平凹凸的改动挨近电源电压。
(4)噪声容限大
凹凸电平噪声容量相同大,为30%且跟着电压的跋涉而增大。
(5)输入阻抗高
在正常作业电源电压方案内,输入阻抗可达以上。因而,其驱动功率极小,可疏忽不计。
(6)扇出系数大
CMOS门电路带负载才干强且仅受负载电容的绑缚,输出端可带50个以上的同类门电路。
3.CMOS门电路运用留神机项
(1)查验CMOS电路时,阻挠在CMOS自身没有接通电源的状况下输入信号。
(2)电源接通期间不该把器材从查验座上刺进或拔出;电源电压为3 V~5 V,电源极性不能倒接。
(3)焊接CMOS电路时,烙铁容量不得大于20 W,并要有超卓的接地线。
(4)输出端不容许直接接地或接电源;除具有OC构造和三态输出构造的门电路外,不容许把输出端并联运用以结束线与逻辑。(5)同TTL门电路相同,剩余的输入端不能悬空,与门的剩余输入端应接电源,或门的剩余输入端应接低电平或。也可将剩余输入端与运用输入端并联,但这么会影响信号传输速度。
上一篇:PCB过孔元件的电气特征
下一篇:啥是存放器?存放器的效果是啥?
相关推荐
最新更新
推荐阅读
猜你喜欢
电工推荐
返回顶部