存放器是存放数码的逻辑部件，它有必要具有接纳和存放数码的功用。选用任何一种类型的触发器均可构成存放器。每一个触发器存放一位二进制数或一个逻辑变量，由n个触发器构成的存放器可存放n位二进制数或n个逻辑变量的值。

图7.4.1所示为74175四D触发器的逻辑图。当接纳指令 (即时钟脉冲CP)到来时，数码便送到存放器保存起来。因为存放器中触发器的状况改动是与时钟脉冲CP同步的，故称同步送数办法。

运用触发器的D和D也可以结束送数，到达存放数码的意图，其联接办法如图7.4.2所示。这种作业办法称为异步送数，存放器状况改动的时间与时钟脉冲CP无关。

图7.4.1和图7.4.2中数码的各位是并行送入存放器的；存放器存放的数码也是并行地将数码的各位一齐输出，称为并行输入，并行输出。

上一篇：CMOS集成逻辑门电路类型及其运用知识，引脚辨认及其安全操作的方

下一篇：施工用电中的开关箱最新恳求是啥？