同步逻辑是时钟之间有固定的因果联络。异步逻辑是各时钟之间没有固定的因果联络。
电路计划可分类为同步电路和异步电路计划。同步电路运用时钟脉冲使其子体系同步运作，而异步电路不运用时钟脉冲做同步，其子体系是运用分外的“开端”和“完毕”信号使之同步。因为异步电路具有下列利益--无时钟倾斜疑问、低电源耗费、均匀效能而非最差效能、模块性、可组合和可复用性--因而这些年对异步电路研讨添加活络，论文宣告数以倍增，而Intel Pentium 4处理器计划，也开端选用异步电路计划。v异步电路首要是组合逻辑电路，用于发作地址译码器、FIFO或RAM的读写操控信号脉冲，其逻辑输出与任何时钟信号都没有联络，译码输动身作的毛刺一般是能够监控的。同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其悉数操作都是在严峻的时钟操控下完毕的。这些时序电路同享同一个时钟CLK，而悉数的状况改动都是在时钟的上升沿(或降低沿)完毕的。

上一篇：底子逻辑运算

下一篇：石英晶体振动器的运用