高速PCB设计指南之三

2022-06-22 08:31分类：电子元器件阅读：

快速PCB设计手册之三

第一篇改善电路原理技术规范提升可检测性

伴随着小型化水平持续提升，元器件和走线技术性也获得极大发展趋势，比如BGA机壳封裝的高集成度的小型IC，及其电导体中间的绝缘层间隔变小到0.5mm，这种仅是这其中的2个事例。电子元器件的走线设计方案方法，对之后制做步骤中的检测能不能非常好开展，危害越来越大。下边介紹几类关键标准及好用提醒。
根据遵循一定的技术规范（DFT-Design for Testability，可检测的设计方案），能够大大减少生产制造检测的打算和执行花费。这种技术规范早已过很多年发展趋势，自然，若选用新的生产工艺和元器件技术性，他们也需要相对应的扩大和融入。伴随着电子设备构造规格更加小，现阶段发生了2个尤其引人关注的难题：一是可触及的电源电路连接点越来越低；二是像测验（In-Circuit-Test）这种办法的使用受限制。为了更好地处理这种难题，能够在线路合理布局上采取有效的对策，选用新的测试标准和选用创新能力电源适配器解决方法。第二个难题的处理还牵涉到使原先做为单独工艺流程应用的检测系统软件担负额外每日任务。这种每日任务包含根据检测对系统储存器部件开展程序编写或是推行一体化的电子器件自测试（Built-in Self Test，BIST，內建的自测试）。将这种流程迁移到检测体系中去，总起來看，或是开创了大量的额外使用价值。为了更好地顺利地执行这种对策，在商品产品研发环节，就一定有相对的考虑到。

1、什么叫可检测性
可检测性的实际意义可解释为：软件测试可以用尽量简易的办法来检验某类元器件的特点，看它是否达到期望的作用。简易地讲便是：
l 检验商品能否满足技术标准的方式简单到啥子水平？
l 定编测试代码能快到啥子水平？
l 发觉商品常见故障全方位化到哪些水平？
l 连接测试用例的方式简单到啥子水平？
为了更好地实现较好的可检测务必考虑到机械设备领域和电气设备领域的设计方案技术规范。自然，要达到最佳的可检测性，必须投入一定成本，但对全部生产流程而言，它具备一系列的益处，因而是商品是否取得成功制造的主要前提条件。

2、为何要发展趋势检测友善技术性
以往，若某一商品在上一测试用例不可以检测，那麼这个问题就被简易地变化到直一个测试用例上来。假如商品缺点在生产制造检测中不可以发觉，则此缺点的鉴别与确诊也会简易的被变化到作用和功能测试中去。
反过来地，今日大家尝试尽量提早发觉缺点，它的益处不仅是低成本，更主要的是现在的商品比较复杂，一些生产制造缺点在系统测试中很有可能压根查验不出来。比如一些要事先下载应用或程序编写的元器件，就具有那样的难题。（如快闪视频储存器或ISPs：In-System Programmable Devices系统内可编程控制器元器件）。这种部件的程序编写务必在新产品研发环节就方案好，而检测系统软件也需要把握这类程序编写。
检测友善的电路原理要费一些钱，殊不知，检测难题的电路原理费的钱会大量。检测自身是有费用的，检测成本费伴随着检测等比级数的提高而增加；从测验到系统测试及其功能测试，检测花费越来越大。假如绕过在其中一项检测，所消耗用乃至会更高。一般的規則是每提升一级检测成本的提升指数是10倍。根据检测友善的电路原理，能够尽早发觉常见故障，进而使检测友善的电路原理所费的钱快速地获得赔偿。

3、文档材料如何危害可检测性
仅有灵活运用元器件开发设计中详细的统计数据，才有可能定编出能全方位发觉常见故障的测试代码。在很多状况下，开发设计单位和检测单位两者之间的紧密配合是必不可少的。文档材料对软件测试掌握元器件作用，制订检测发展战略，有无可置疑的危害。
为了更好地避开欠缺文档和不甚了解元器件作用所造成的难题，检测系统制造商能够借助工具软件，这种专用工具依照任意标准全自动造成测试模式，或是借助非矢量素材对比，非矢量素材方式只有算是一种权宜的解决方案。
检测前的完善的文档材料包含零件表，电路设计图数据信息（主要是CAD数据信息）及其相关务元器件作用的详细信息（如数据分析表）。仅有了解了所有的信息内容，才很有可能定编检测矢量素材，界定元器件无效款式或开展一定的预调节。
一些机械设备领域的信息也是至关重要的，比如这些为了更好地查验模块的电焊焊接是不是优良及精准定位是不是所须要的数据信息。最终，针对可编程控制器的元器件，如快闪视频储存器，PLD、FPGA等，要不是在最终安裝时才程序编写，是在检测系统软件上就应编好程序流程得话，也需要了解分别的程序编写数据信息。快闪视频元器件的程序编写数据信息应完好无缺。如快闪视频集成ic含16Mbit的数据信息，就应当能够使用16Mbit，那样还可以避免误会和防止详细地址矛盾。比如，假如用一个4Mbit储存器向一个元器件只是给予300Kbit数据信息，就有可能发生这个状况。自然数据信息应提前准备成时兴的规范文件格式，如Intel企业的Hex或Motorola企业的S纪录构造等。大部分检测系统软件，只需可以对快闪视频或ISP元器件开展程序编写，是能够讲解这种文件格式的。前边所提起的很多信息内容，在其中很多也是元器件生产制造所必需的。自然，在可制作性和可检测性中间应确立差别，由于它是彻底不一样的定义，进而组成不一样的前提条件。

4、优良的可检测性的机械设备触碰标准
如果不考虑到机械设备领域的主要标准，即便在电气设备层面有着十分优良的可检测性的电源电路，也有可能无法检测。很多要素会限定电气设备的可检测性。假如测试用例不足或过小，探头床电源适配器就无法触碰到线路的每一个连接点。假如测试用例部位偏差和规格偏差很大，便会造成检测可重复性不太好的难题。在应用探头床配器时，应注意一系列相关股票被套孔与测试用例的尺寸和市场定位的提议。

5、最好可检测性的电气设备必要条件
电气设备必要条件对较好的可检测性，和机械设备触碰标准一样关键，二者缺一不可。一个逻辑门不可以开展检测，缘故可能是没法根据检测点接触到运行键入端，也可能是运行键入端处于封裝壳内，外界难以触碰，在正常情况下这两状况一样全是不行的，都使检测没法开展。在制定电源电路时应当留意，但凡要用测验法检验的元器件，都应当具有某类原理，使每个元器件可以在电气设备上绝缘层起來。这类原理能够凭借严禁键入端来完成，它还可以将元器件的输入输出端操纵在静止的高欧母情况。
尽管基本上任何的检测系统软件都可以逆推动（Backdriving）方法将某一连接点的情况送到随意情况，可是所涉及到的连接点最好是也是要常备严禁键入端，最先将此连接点送到高欧母情况，随后再“轻缓地”再加上对应的脉冲信号。
一样，节奏产生器一直根据运行导线，逻辑门或接插电桥电路从震荡器后边立即断掉。运行键入端决不可立即与电源电路相接，只是根据100欧姆的电阻值与电源电路联接。每一个元器件应该有自身的运行，校准或操纵导线脚。务必防止很多元器件的运行键入端同用一个电阻器与电源电路相接。这条标准针对ASIC元器件也可用，这种元器件也应该有一个导线脚，根据它，可将輸出端送到高欧母情况。假如元器件在接入工作标准电压时可推行校准，这针对由测试工具来引起校准也是特别有幫助的。在这样的情形下，元器件在测验前就可以简便地放置要求的情况。
无需的元器件导线脚一样也应该是可触及的，由于在那些地区未察觉的短路故障也有可能引起元器件常见故障。除此之外，无需的逻辑门通常在日后会被运用于设计方案改善，他们有可能会改收到电源电路中。因此一样关键的是，他们从一开始就应通过检测，以保障其产品工件靠谱。

6、改善可检测性
应用探头床电源适配器时，改善可检测性的提议

股票被套孔
l 呈对角配备
l 精度等级为±0.05mm （±2mil）
l 直徑精密度为±0.076/-0mm （ 3/-0mil）
l 相对性于测试用例的精度等级为±0.05mm （±2mil）
l 离去元器件边沿间距最少为3mm
l 不能离断触碰

测试用例
l 尽量为方形
l 测试用例直徑最少为0.88mm （35mil）
l 测试用例尺寸精密度为±0.076mm （±3mil）
l 测试用例中间间距精密度为±0.076mm （±3mil）
l 测试用例间距尽量为2.5mm
l 电镀锡，内孔可同时电焊焊接
l 间距元器件边沿最少为3mm
l 全部测试用例应很有可能处在软件板的反面
l 测试用例应匀称布在软件板上
l 每一个连接点最少有一个测试用例（100％安全通道）
l 预留或无需的逻辑门都是有测试用例
l 供电系统开关电源的多外测试用例遍布在不一样部位

元器件标示
l 标示文本同一方向
l 型号规格、版本号、序列号及条码确立标志
l 元器件名字要清楚可见，且尽量立即标在元器件附近

7、有关快闪视频储存器和其他可编程控制器元器件
快闪视频储存器的程序编写時间有时候会较长（针对大的储存器或储存器组可以达到1分钟）。因而，这时不能允许有其他部件的逆推动，不然快闪视频储存器很有可能会遭到危害。为了更好地防止这些状况，务必将全部与计算机字长的控线相接的元器件放置高欧母情况。一样，系统总线也一定可以被放置阻隔情况，以保证快闪视频储存器为满载，并可实现下步程序编写。
系统软件内可编程控制器元器件（ISP）有一些规定，如Altera，XilinX和Lattuce等企业的商品，也有其他一些特别要求。除开可检测性的机械设备和电气设备必要条件应取得确保外，还需要确保具备程序编写和确诊数据信息的概率。针对Altera和Xilinx元器件，应用了一连串矢量素材文件格式（Serial Vector Format SVF），这类文件格式最近基本上已發展变成行业标准。很多检测系统软件能够对这种元器件程序编写，并将一连串矢量素材文件格式（SVF）内的键入数据信息用以检测频率计。根据界限扫描仪键（Boundary-Scan-Kette JTAG）对这种元器件程序编写，也将一连串数据类型程序编写。在汇聚程序编写数据信息时，关键的是应充分考虑电源电路中所有的元器件链，不可将数据信息只是复原给要程序编写的元器件。
程序编写时，自动化测试频率计充分考虑全部的元器件链，并将其他元器件连接旁通实体模型中。反过来，LatTIce公司规定用JEDEC文件格式的数据信息，并根据一般的键入端和輸出端并行处理程序编写。程序编写后，数据信息还需要用以查验元器件作用。开发设计单位出示的信息应尽量地有利于检测系统软件立即运用，或是经过简易变换便可运用。

8、针对界限扫描仪（JTAG）应注意什么
由根据繁杂元器件构成细致网格图的部件，给软件测试只给予非常少的可触及的测试用例。这时也依然很有可能提升可检测性。对于此事可应用界限扫描仪和集成化自测试技术性来减少检测进行時间和提升检测实际效果。
针对研发工程师和软件测试而言，创建在界限扫描仪和集成化自测试技术性基本上的检测发展战略毫无疑问会提高花费。研发工程师必定要在线路中采用的界限扫描仪元器件（IEEE-1149.1-规范），而且要想方设法使对应的详细的检测导线脚能够触碰（如数据测试键入-TDI，数据测试輸出-TDO，检测钟频-TCK和测试模式挑选-TMS及其ggf.检测校准）。软件测试给元器件制订一个界限扫描仪实体模型（BSDL-界限扫描仪描述语言）。这时他一定了解，相关元器件适用哪种界限扫描仪作用和命令。界限扫描仪检测能够确诊直到导线级的短路和断路。此外，假如研发工程师已作要求，能够根据界限扫描仪命令“RunBIST”来开启元器件的自动化测试。尤其是当线路中有很多ASICs和其他繁杂元器件时，针对这种元器件并不会有惯常的检测实体模型，根据界限扫描仪元器件，能够大大减少制订检测实体模型的花费。
時间和成本费下降的水平针对每一个部件全是不一样的。针对一个有IC的电源电路，假如必须100％发觉，大概须要40万只检测矢量素材，根据应用边界扫描仪，在相同的常见故障发觉率下，检测矢量素材的数量能够降低到数以百计。因而，在沒有检测实体模型，或触碰电源电路的连接点受限制的标准下，界限扫描仪方式具备非常的优势。是不是要选用界限扫描仪，是在于综合利用和制作流程中提升的成本。衽界限扫描仪务必和规定发觉常见故障的時间，检测時间，进到市場的時间，电源适配器成本费开展衡量，并尽量节省。在很多状况下，将传统化的测验方式和界限扫描仪方式混和盐业的预案是最好的处理方法

第二篇混和数据信号PCB的系统分区设计方案

引言：混和数据信号电源电路PCB的制定很繁杂，电子器件的合理布局、走线及其开关电源和接地线的解决将同时危害到电源电路特性和电磁兼容测试特性。文中详细介绍的地和开关电源的系统分区设计方案能提升混和数据信号线路的特性。
怎样减少模拟信号和脉冲信号间的互相影响呢？在制定以前需要掌握电磁兼容测试(EMC)的2个基本准则：第一个标准是尽量减少电流量环城路的总面积；第二个标准是系统软件只选用一个参照面。反过来，假如系統存有2个参照面，就有可能产生一个偶极无线天线(注：中小型偶极无线天线的辐射源尺寸与线的长短、穿过的工作电流尺寸及其頻率正相关)；而假如数据信号不可以根据尽量小的环城路回到，就有可能产生一个大的环形无线天线(注：中小型环形无线天线的辐射源尺寸与环城路总面积、穿过环城路的工作电流尺寸及其次数的平方米正相关)。在设计方案时要尽量防止这2种状况。
有些人提议将混和数据信号电路板上的数据地和模仿地切分开，那样能完成数据地和模仿地中间的防护。虽然这些方式行得通，可是出现许多不确定性的难题，在错综复杂的大中型系統中难题特别是在突显。最核心的情况是不可以超越切分空隙走线，一旦超越了切分空隙走线，电磁波辐射和数据信号串扰都是会大幅度提升。在PCB设计中最普遍的情况便是电源线超越切分地或开关电源而造成EMI难题。

如图所示1所显示，大家选用以上切分方式，并且电源线超越了2个地中间的空隙，数据信号电流量的回到途径是什么呢？假设被划分的2个地某点联接在一起(一般状况下是在某一部位点射联接)，在这样的情形下，地电流量可能产生一个大的环城路。流过大环城路的高频率电流量会造成辐射源和很高的地电感器，假如穿过大环城路的是低电频仿真模拟电流量，该电流量非常容易遭受外界信号干扰。最糟心的是当把切分地在开关电源处联接在一起时，将产生一个特别大的电流量环城路。此外，仿真模拟地和数据地根据一个长输电线联接在一起会组成偶极无线天线。
掌握电流量流回到地的途径和形式是提升混和数据信号电源设计的重要。很多设计方案技术工程师只是考虑到数据信号电流量从哪里穿过，而忽视了交流电的实际途径。假如务必对接地线层开展切分，并且需要根据切分中间的空隙走线，能够先往被切分的地中间开展点射联接，产生2个地中间的联接桥，随后利用该联接桥走线。那样，在每一个电源线的下面都可以给予一个同时的电流量流回途径，进而使产生的环城路总面积不大。
选用光隔离器件或变电器也可以完成数据信号超越切分空隙。针对前面一种，超越切分空隙的是光信号灯不亮；在选用变电器的情形下，超越切分空隙的是电磁场。也有一种行得通的法子是选用音频信号：数据信号从一条线注入从此外一条电源线回到，这类情形下，不用地做为流回途径。
要深入分析模拟信号对脉冲信号的影响务必先掌握高频率交流电的特点。高频率电流量一直挑选特性阻抗最少(电感器最少)，立即坐落于数据信号下边的途径，因而回到电流量会穿过相邻的电源电路层，而不管这一邻近层是电源层或是接地线层。
在具体工作上一般趋向于应用统一地，而将PCB系统分区为仿真模拟一部分和数据一部分。脉冲信号在线路板全部层的仿真模拟区域内走线，而模拟信号在数字电路设计区域内走线。在这样的情形下，模拟信号回到电流量不容易注入到脉冲信号的地。
仅有将模拟信号走线在线路板的模似一部分以上或是将脉冲信号走线在线路板的数据一部分以上时，才会发生模拟信号对脉冲信号的影响。发生这些情况并没有由于沒有切分地，真真正正的因素是模拟信号的走线不适度。
PCB设计选用统一地，根据数字电路设计和数字集成电路系统分区及其适合的数据信号走线，一般能够处理一些较为艰难的合理布局布线问题，与此同时也不会造成因地切分产生的一些不确定性的不便。在这样的情形下，电子器件的格局和系统分区就成为了决策设计方案好坏的重要。假如合理布局走线有效，数据地电流量将限定在线路板的数据一部分，不容易影响脉冲信号。针对这种的走线务必仔细地定期检查核查，要确保100%遵循走线标准。不然，一条电源线布线不合理便会完全毁坏一个原本十分非常好的线路板。
在将A/D转化器的仿真模拟地和数据地引脚联接在一起时，大部分的A/D转化器厂商会提议：将AGND和DGND引脚根据最少的导线联接到同一个低特性阻抗的地面上(注：由于大部分A/D转化器集成ic內部沒有将仿真模拟地和数据地联接在一起，务必根据外界引脚完成仿真模拟和数据地的联接)，一切与DGND联接的外界特性阻抗都是会根据分布电容将大量的数据噪音藕合到IC內部的数字集成电路上。依照这一提议，必须把A/D转化器的AGND和DGND引脚都联接到仿真模拟地面上，但这些办法会发生例如模拟信号去耦电容的接地线端应当收到仿真模拟地或是数据地的难题。
假如系统软件仅有一个A/D转化器，上边的现象就非常容易处理。如图所示3 中所显示，将地切分开，在A/D转化器下边把仿真模拟地和数据地一部分联接在一起。采用该办法时，务必确保2个地中间的联接桥总宽与IC等宽，而且一切电源线都无法超越切分空隙。
假如体系中A/D转化器较多，比如10个A/D转化器如何联接呢？假如在每一个A/D转化器的下边都将仿真模拟地和数据地联接在一起，则造成多一点相接，仿真模拟地和数据地中间的防护就毫无价值。而如果不那样联接，就触犯了制造商的规定。
最好是的法子是进行时就用统一地。如图4 所显示，将统一的地分成仿真模拟一部分和数据一部分。那样的合理布局走线既达到了IC元器件生产商对仿真模拟地和数据地引脚低特性阻抗联接的规定，与此同时又不容易产生环城路无线天线或偶极无线天线而造成EMC难题。
假如对混和数据信号PCB设计选用统一地的作法心怀顾虑，能够选用接地线层切分的办法对全部线路板合理布局走线，在设计方案时留意尽可能使线路板在后面试验时便于用间隔低于1/2英寸的跳线应0欧姆电阻将切分地联接在一起。留意系统分区和走线，保证在任何的层上沒有数据电源线坐落于仿真模拟一部分以上，都没有一切脉冲信号线坐落于数据一部分以上。并且，一切电源线都无法超越地空隙或者切分开关电源中间的空隙。要检测该线路板的基本功能和EMC特性，随后将2个地根据0欧姆电阻或漏线联接在一起，再次检测该线路板的基本功能和EMC特性。较为检测結果，会看到基本上在任何的情形下，统一地的方法在作用和EMC特性层面战况割让土地更优越。

#切分地的办法还有什么用？
在下列三种状况能够使用这样的方式：一些医疗器械规定在与患者联接的控制电路和系统软件中间的泄露电流很低；一些工业生产全过程控制系统的輸出很有可能联接到噪音非常大并且输出功率高的机械设备上；此外一种状况也是在PCB的合理布局遭受特殊限定时。
在混和数据信号PCB板上一般有单独的数据和仿真模拟开关电源，可以并且应当选用切分开关电源面。可是相邻电源层的电源线不可以超越开关电源中间的空隙，而全部超越该空隙的电源线都需要坐落于相邻大规模地的电源电路层上。在很多状况下，将仿真模拟开关电源以PCB电极连接线而不是一个面设计制作能够防止开关电源面的划分难题。

#混和数据信号PCB设计是一个错综复杂的全过程，设计过程要留意以下几个方面：
1.将PCB系统分区为单独的模似一部分和数据一部分。
2.适合的元件合理布局。
3.A/D转化器跨系统分区置放。
4.不必对地开展切分。在线路板的模似一部分和数据一部分下边铺设统一地。
5.在线路板的任何层中，模拟信号只有在线路板的数据一部分走线。
6.在线路板的任何层中，脉冲信号只有在线路板的模似一部分走线。
7.完成仿真模拟和数据开关电源切分。
8.走线不可以超越切分开关电源面中间的空隙。
9.务必超越切分开关电源中间空隙的电源线要坐落于相邻大规模地的走线层上。
10.剖析回到地电流量具体穿过的途径和方法。
11.选用恰当的走线标准。

欲知其他信息请查看：www.sigcon.com、www.ultracad.com和www.hottconsultants.com。

第三篇环形布线有什么作用?
我想问一下各界侠客,环形布线有什么作用?为何要环形布线?什么类电源线必须环形布线,假如要开展环形走线,必须符合哪些标准和留意什么问题?烦
劳侠客们指导一下.

RE:环形布线有什么作用? - 北京市 / vhdl 回应于2000-9-15 9:11:00
>>电感器功效
视状况而定，例如PCI板上的蛇行线便是为了能融入PCI 33MHzClock的线长规定

RE:环形布线有什么作用? - 深圳市 / jack 回应于2000-9-15 12:04:00
有关环形布线，由于使用场所不一样具不一样的功效,假如环形布线在温控开关中发生，其主要是具有一个滤波电感的功效，提升线路的抗干扰性，若在一般一般PCB板中，除开具备滤波电感的功能外，还可做为收音机天线的电源变压器这些.

RE:环形布线有什么作用? - Shanghai / clgoal 回应于2000-9-15 13:14:00
台式电脑主机板中的蛇型布线，关键用在一些时钟信号中，如PCIClk,AGPClk，它的的作用有二点：1、匹配电阻 2、滤波电感。对一些关键数据信号，如INTEL HUB构架中的HUBLink,一共13根，跑233MHz，规定一定要严谨等长，以清除时滞引起的安全隐患，缠线是唯一的解决方案。一般来讲，环形布线的线距>=2倍的图形界限。

RE:环形布线有什么作用? - beijing / free 回应于2000-10-16 12:24:00
等长走线，尤其是在高频电路中的手机充电线。

RE:环形布线有什么作用? - 北海 / chenshu2000 回应于2000-10-19 9:18:00
是否有测算环形线电感器量的公式计算或经验？

RE:环形布线有什么作用? - 北京市 / fangll 回应于2000-10-22 21:56:00
specctra能够程序编写设置互联网布线的匹配电阻标准和差分信号线布线标准
协助里边讲了一些一般的设计原理

RE:环形布线有什么作用? - 大连市 / nkhare 回应于2001-2-15 20:07:00
有时候也兼作电阻作用。

RE:环形布线有什么作用? - jinan / wwx 回应于2001-2-15 22:51:00
具体是一个遍布主要参数的 LC 过滤器。

RE:环形布线有什么作用? - 广州市 / anrey 回应于2001-2-16 11:04:00
过滤

RE:环形布线有什么作用? - 珠海市 / liangby 回应于2001-2-16 11:44:00
等中长线。平横遍布主要参数

RE:环形布线有什么作用? - 珠海市 / bigcat 回应于2001-2-16 20:36:00
快速数据PCB板的等线长是以便使各数据信号的延时差维持在一个范畴内,为了确保在同一周期时间内获取的数据资料的实效性(延迟时间差超出一个指令周期的时候会错读下一周期时间的数据信息),一般规定延迟时间差不超过1/4指令周期,单位长度的线延迟时间差也是确定的,延迟时间跟图形界限,线长,铜厚,板层构造相关,但线太长会扩大分布电容和遍布电感器,使数据信号品质,因此数字时钟IC脚位一般都接RC端接,但环形布线并不是起电抗器作用,反过来的,电感器会使讯号中的升高元中的高次谐波相位,导致数据信号品质恶变,因此规定环形线距离最小是图形界限的二倍,数据信号的增益值越小就越易受分布电容和遍布电感器的危害.

RE:环形布线有什么作用? - 北京市 / BITLEFT 回应于2001-6-20 9:59:00
蛇走动线应当留意什么问题？假如，走得不太好，对pcb板的抗干扰性是否不可以转好，反倒会出现恶变功效？

RE:环形布线有哪些功效? - GuangZhou / yxlian 回应于2001-6-20 11:19:00
简易地说，PCB上的一切一条布线在经过高頻讯号的情形下都是对该数据信号产生时延迟，环形布线的首要功能是赔偿“同一组有关”电源线中延迟较小的一部分，这种部位一般是沒有或比其他数据信号少根据另一个的逻辑性解决；最常见的便是数字时钟线，一般它不需通过一切其他逻辑性解决，因此其延迟会少于其他有关数据信号。

14:44:00
哈，在微波射频控制电路中，大多数蛇行线是因为减少PCB的总面积！——由于线长有严格要求限定。

RE:环形布线有什么作用? - 珠海市 / bigcat 回应于2001-6-20 19:14:00
　　等线长的蛇型布线沒有一切抗干扰性的作用，它的效果是将有时钟频率规定的系统总线或数字时钟线的延迟时间操纵在所规定的范畴内，对于规定假如不容易算也可从DATASHEET上获得，一般有时钟频率规定的都是给小组出线长配对的数据信息；在布线时一般遵循3W规律（缠线的间隔要二倍于图形界限），那样可清除电线间78%的互感器，尽量避免因电感器转变而导致的特性阻抗不持续。
　　此外表明我并不是大神，抬得越高摔得越痛；若要眼界大神，能够到ＷＷＷ。ＥＤＡＣＨＩＮＡ。ＣＯＭ的快速设计论坛上，有一篇表述论坛版主回的表述电线间串扰的贴子，有波形和注解，那样能够了解哪些水准的是大神。

RE:环形布线有什么作用? - 上海 / bab0523 回应于2001-7-10 13:35:00
电脑主板中，环形布线大部分是为了更好地等长，不仅HUBLINK，CPUCLK，PCICLK；IDE，DIMM也需要缠线，缠线线距根据布线线距，可1：2，1：3，1：4——

RE:环形布线有什么作用? - 东莞市 / yuanqui_cn 回应于2001-8-18 14:30:00
在2。4G的数字对讲机中作为电感器，而我不知道怎样计算电感器量，不知道侠客有这些方面的工作经验

RE:环形布线有什么作用? - hanzhou / wdyuut 回应于2001-8-22 15:35:00
RE:环形布线，大多数为了更好地完成系统总线间的长短配对，或为了更好地降低走线总面积，从干扰信号的方面而言，较为不好，扩大了环城路总面积，充分考虑电线间影响，经常不可以做到降低走线总面积的目地

RE:环形布线有什么作用? - 东莞长安 / 蒋国伟回应于2001-8-22 18:21:00
短而窄的蛇型布线可做熔断丝。

第四篇保证信号完整性的电源设计规则
信号完整性(SI)解决问题得越快，设计方案的效果就越高，进而可防止在电源设计进行以后才提升线接元器件。SI规划设计的专用工具和資源许多，文中探寻信号完整性的主要话题及其处理SI难题的几类方式，在这里忽视设计过程的关键技术。
1、SI难题的明确提出
伴随着IC輸出电源开关速率的提升，无论数据信号周期时间怎样，基本上所有的设计方案都遇上了信号完整性难题。即便以往你没有碰到SI难题，可是伴随着电源电路输出功率的提升，将来一定会碰到信号完整性难题。
信号完整性难题关键指数据信号的过冲和阻尼振荡状况，他们主要是IC推动力度和振荡時间的涵数。换句话说，即便走线网络拓扑结构沒有转变，只需集成ic速率越来越非常快，目前设计方案也将处在临界阻尼或是停止工作。大家用2个例子来表明信号完整性设计方案是难以避免的。

案例之一：在通讯行业，最前沿的电力公司正为视频语音和数据传输生产制造快速线路板(高过500MHz)，这时成本费并不非常关键，因此能够尽可能选用实木多层板。那样的线路板能够完成充足接地装置并非常容易组成开关电源控制回路，还可以依据必须选用很多离散变量的线接元器件，可是设计方案务必恰当，不可以处在临界阻尼。
SI和EMC权威专家在走线以前要开展模拟和测算，随后，电源设计就可以遵循一系列十分严谨的制定标准，在有疑问的地区，能够提升线接元器件，进而得到尽量多的SI安全性裕量。线路板具体工作中环节中，总是会发生一些难题，因此，根据选用可控性特性阻抗端布线，能够防止出现SI难题。简单点来说，超标设计方案能够处理SI难题。

案例之二：从费用上考虑到，线路板一般局限在四层之内(里边双层分别是电源层和接地质构造)。这巨大限定了特性阻抗操纵的功效。除此之外，走线层少將加重串扰，与此同时电源线间隔还务必最少以布线大量的印刷线。另一方面，设计方案技术工程师务必选用全新和较好的CPU、运行内存视频系统总线设计方案，这种设计方案就需要考虑到SI难题。
有关走线、网络拓扑结构和线接方法，技术工程师一般还可以从CPU生产商那边得到很多提议，殊不知，这种设计方案手册也有必需与制作全过程融合起來。在较大水平上，线路板室内设计师的作业比电信网室内设计师的作业要艰难，由于提升特性阻抗操纵和线接元器件的区域不大。这时要充足科学研究并处理这些不详细的数据信号，与此同时保证设备的设计方案限期。
下边详细介绍设计过程通用性的SI设计方案规则。

2、设计方案前的准备工作
在设计方案逐渐以前，务必优先思索并明确设计方案对策，那样能够具体指导例如电子器件的挑选、加工工艺选取和线路板产品成本操纵等工作中。就SI来讲，要提前开展调查以产生整体规划或是设计方案规则，进而保证设计方案結果不产生显著的SI难题、串扰或是时钟频率难题。有一些设计方案规则能够由IC生产商给予，殊不知，集成ic经销商给予的规则(或是你自己设计方案的规则)存有一定的局限，依照这种的规则很有可能压根设计方案不上达到SI规定的线路板。假如设计方案标准非常容易，也就不用设计方案技术工程师了。
在具体走线以前，最先要处理以下难题，在大多数状况下，这种情况会影响到你已经设计方案(或是已经考虑到设计方案)的线路板，假如线路板的总量非常大，此项工作中便是有價值的。

3、线路板的堆叠
一些团队对PCB叠加层数的确认有较大的管理权，而此外一些团队却都没有这类管理权，因而，掌握你所处的地方很重要。与生产和成本分析报告技术工程师沟通交流能够明确线路板的堆叠偏差，这时候或是发觉线路板生产制造尺寸公差的好时机。例如，假如你特定某一层是50Ω特性阻抗操纵，生产商如何精确测量并保证这一标值呢？
别的的主要难题包含：预估的制作尺寸公差多少钱？在电路板上预估的绝缘层参量多少钱？图形界限和距离的容许偏差多少钱？接地质构造和数据信号层的薄厚和距离的容许偏差多少钱？全部这类消息还可以在预走线环节应用。
依据上述数据信息，你也就能够挑选堆叠了。留意，基本上每一个插进别的线路板或是侧板的PCB都是有薄厚规定，并且大部分线路板生产商对其可生产制造的不一样种类的层有固定不动的薄厚规定，这可能很大程度地管束最后堆叠的数量。你很有可能特想与生产商密切协作来界定堆叠的数量。应当选用特性阻抗操纵专用工具为不一样层转化成总体目标特性阻抗范畴，尽量要充分考虑生产商带来的制作容许偏差和相邻走线的危害。
在数据信号详细的满意状况下，全部快速连接点应当走线在特性阻抗操纵里层(比如带状线)，可是事实上，技术工程师务必常常应用表层开展全部或是一部分快速连接点的走线。使得SI最好并维持线路板去耦，就需要尽量将接地质构造/电源层成对布线。假如只有有一连接地质构造/电源层，你也就仅有凑合了。假如压根就沒有电源层，依据界定你也许会碰到SI难题。你还是很有可能碰到这种的状况，即在未定义数据信号的回到通道以前难以模拟仿真或是仿真模拟线路板的特性。

4、串扰和特性阻抗操纵
来源于相邻电源线的藕合将造成串扰并更改电源线的特性阻抗。邻近平行面电源线的藕合剖析很有可能决策电源线中间或是各种电源线中间的“安全性”或预估间隔(或是平行面走线长短)。例如，欲将数字时钟到信号连接点的串扰限定在100mV之内，却要数据信号布线维持平行面，你也就能够利用测算或模拟仿真，寻找在任意给出走线层上数据信号中间的最低容许间隔。与此同时，假如设计方案中包括特性阻抗关键的连接点(或是是数字时钟或是专用型快速运行内存构架)，你也就务必将走线置放在一层(或若干层)内以获得需要的特性阻抗。

5、关键的快速连接点
延迟时间和时滞是数字时钟走线务必考量的主要因素。由于时钟频率规定严苛，这类连接点一般务必选用线接元器件才可以达到最佳SI品质。要预先确定这种连接点，与此同时将调整电子器件置放和走线所须要的時间多方面方案，便于调节信号完整性设计方案的指标值。

6、技术性挑选
不一样的推动技术性适合不一样的每日任务。数据信号是一对一的或是一点对多抽头的？数据信号是以线路板輸出或是留到同样的电路板上？容许的时滞和噪音裕量多少钱？做为信号完整性设计方案的通用性规则，变换速率变慢，信号完整性越好。50MHz数字时钟选用500ps增益值是没有原因的。一个2-3ns的摆率能元器件速率要充足快，才可以确保SI的质量，并有利于处理象輸出同歩互换(SSO)和电磁兼容测试(EMC)等难题。
在新式FPGA可编程控制器技术性或是客户界定ASIC中，能够寻找推动新技术的优势。选用这种订制(或是半订制)元器件，你也就有较大的空间选中推动力度和速率。设计方案前期，要达到FPGA(或ASIC)设计方案時间的需求并明确合理的輸出挑选，假如有可能得话，还需要包含脚位挑选。
在这个设计，要从IC经销商那边得到适宜的模型仿真。为了更好地高效的遮盖SI模拟仿真，你将必须一个SI模拟仿真程序流程和相对应的模型仿真(可能是IBIS实体模型)。
最终，在预走线和走线环节你应该创建一系列设计方案手册，他们包含：总体目标层特性阻抗、走线间隔、趋向选用的元器件加工工艺、关键连接点拓扑结构和线接整体规划。

7、预走线环节
预走线SI整体规划的主要环节是最先界定键入主要参数范畴(推动力度、特性阻抗、追踪速率)和也许的拓扑结构范畴(最少/较大长短、股票短线长短等)，随后运作每一个很有可能的模拟仿真组成，剖析时钟频率和SI模拟仿真結果，最终寻找能够进行的数据范畴。
然后，将工作中范畴表述为PCB走线的走线约束方程。能够采取不一样工具软件实行这类种类的“清理”准备工作，布线程序可以全自动解决这类走线约束方程。对大部分消费者来讲，时钟频率信息内容事实上比SI結果至关重要，互联模拟仿真的效果能够更改走线，进而调节转录因子的时钟频率。
在别的运用中，这一全过程还可以用于明确与系统软件时钟频率指标值兼容问题的脚位或是元器件的合理布局。这时，有可能彻底明确必须手工制作走线的连接点或是不用线接的连接点。针对可编程控制器元器件和ASIC而言，这时还能够调节輸出推动的挑选，便于改善SI设计方案或防止选用离散变量线接元器件。

8、走线后SI模拟仿真
一般来说，SI设计方案具体指导标准难以确保具体走线进行以后不发生SI或时钟频率难题。即便设计方案是在手册的帮助下开展，除非是你可以不断全自动查验设计方案，不然，没办法确保设计方案彻底遵循规则，因此免不了发生难题。走线后SI模拟仿真查验将容许有准备地摆脱(或是更改)设计方案标准，可是这仅仅出自于费用考虑到或是严苛的走线规定下所做的需要工作中。
如今，选用SI模拟仿真模块，彻底能够模拟仿真快速数据PCB(乃至是多板系统)，全自动屏蔽掉SI难题并产生精准的“脚位到脚位”延迟时间主要参数。只需键入数据信号充足好，模拟仿真結果也会一样好。这促使元器件实体模型和线路板生产制造主要参数的准确性变成决策模拟仿真效果的主要因素。许多设计方案技术工程师将模拟仿真“最少”和“较大 ”的设计方案角落里，再选用相应的消息来解决困难并调节生产效率。

9、后生产制造环节
采用以上对策能够保证线路板的SI设计方案质量，在线路板安装进行以后，依然必须将线路板放到测试平台上，运用数字示波器或是TDR(时域反射计)精确测量，将真正线路板和模拟仿真预期成果开展较为。这种检测数据信息还可以幫助你改善实体模型和生产制造主要参数，便于你一直在下一次预设计方案调研工作中作出更好的(越来越少的约束方程)管理决策。

10、实体模型的挑选
有关实体模型挑选的文章内容许多，开展静态数据时钟频率认证的技术员们也许早已注意到，虽然从元器件数据分析表能够得到全部的数据信息，要创建一个实体模型依然很艰难。SI模型仿真恰好反过来，实体模型的创建非常容易，可是实体模型数据信息却难以得到。实质上，SI实体模型数据信息唯一的靠谱来源于是IC经销商，她们需要与设计方案技术工程师维持心有灵犀的相互配合。IBIS实体模型规范带来了一致的数据信息媒介，可是IBIS实体模型的构建以及质量的确保却成本费昂贵，IC经销商对于此事项目投资依然必须市场的需求的促进功效，而线路板生产商可能是唯一的买方销售市场。

11、将来技术性的发展趋势
构想系统软件中全部輸出都能够调节以配对走线特性阻抗或是接受电源电路的负荷，那样的功能测试便捷，SI难题还可以根据程序编写处理，或是按照IC特殊的加工工艺遍布来调节线路板使SI做到规定，那样就能使设计方案输出精度更高或是使系统配置的标准更宽。
现阶段，业内也在关心一种SI元器件技术性，在其中很多技术性包括设计方案好的线接设备(例如LVDS)和全自动可编程控制器輸出抗压强度操纵和动态性全自动线接作用，选用这种技术性的制定能够得到良好的SI质量，可是，大部分技术性与规范的CMOS或是TTL时序逻辑电路区别很大，与目前模型仿真的相互配合不太好。
因而，EDA企业也正添加到“轻松设计方案”的试炼场当中，大家因为在制定前期处理SI难题早已进行了很多工作中，未来，无须SI权威专家就能依靠自动化技术专用工具处理SI难题。虽然现阶段技术性都还没进步到那一个水准，可是大家正探寻新的设计方法，从“SI和时钟频率走线”考虑逐渐制定的新技术仍在发展趋势，预估以后两年内将兴起新的制定技术性

上一篇：热电偶测温电路原理图

下一篇：高速PCB设计指南之四